1
2
3
4
5
6
7
8
9
10
11
12
13
|
# Check 32bit AVX512F,VPCLMULQDQ instructions
.allow_index_reg
.text
_start:
vpclmulqdq $0xab, %zmm1, %zmm3, %zmm1 # AVX512F,VPCLMULQDQ
vpclmulqdq $123, -123456(%esp,%esi,8), %zmm3, %zmm1 # AVX512F,VPCLMULQDQ
vpclmulqdq $123, 8128(%edx), %zmm3, %zmm1 # AVX512F,VPCLMULQDQ Disp8
.intel_syntax noprefix
vpclmulqdq zmm2, zmm2, zmm2, 0xab # AVX512F,VPCLMULQDQ
vpclmulqdq zmm2, zmm2, ZMMWORD PTR [esp+esi*8-123456], 123 # AVX512F,VPCLMULQDQ
vpclmulqdq zmm2, zmm2, ZMMWORD PTR [edx+8128], 123 # AVX512F,VPCLMULQDQ Disp8
|
