1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
|
0 0 0 4( <( @( l( m( o( 4 t( H ( J ( 4 =) P r) 3 ) 7 ) I /* 3 y* * 0 G+ e x+ + o, [ , Y- - s. . / [ 0 u0 1 1 )2 / 2 2 ( 3 ( 3 ( 3 / 4 1 F4 X x4 % 4 % 4 ( 5 ( F5 2 o5 [ 5 1 5 ? 06 ( p6 ) 6 . 6 5 6 (7 / 57 . e7 7 7 7 7 7 8 8 .8 88 S8 Z8 u8 8 8 8 8 8 ( 8 9 09 B9 [9 {9 9 9 9 9 9
: : 9: P: _: v: : : G : ; #; ; B; ~; ; ; ; ; = < & A< h< $ < " < - < 1 < -= - E= 3 s= = = 3 = # > ;> Z>
m> % x> ) > % > ! > ! ? $ 2? W? n? 8 ? ? " ? ? ! @ 5@ ' P@ ' x@ @ 7 @ @ W A } _A P A 4 .B k cB t B ( DC 4 mC 5 C B C D & 7D ^D }D D D ) D , E , /E 9 \E C E 7 E ; F R NF R F / F $G " ?G # bG G G - G ( G H )H ! CH 5 eH & H ' H / H ) I / DI tI ! I b I . J FJ ^J zJ J ! J 0 J J K ! /K % QK wK < K K # K 2 L + >L jL L L L 3 L / M >M XM pM M M M M + M N " 9N \N * xN % N # N 7 N %O = FO 7 O ! O 5 O " P 7P XP yP P ! P P P 2 Q 1 PQ , Q + Q 2 Q 2 R ) AR kR R ) R ! R ' R ' S ' 4S \S : tS S S S S T T 4T JT jT T T T T T "
U -U " =U `U U U U U ! U E V ' WV V V V 1 V 9
W ) DW ; nW = W ^ W 8 GX ? X A X b Y ; eY = Y ^ Y : >Z < yZ ] Z = [ ; R[ = [ ^ [ = +\ ? i\ ` \ ;
] = F] ^ ] ; ] = ^ ^ ]^ ; ^ = ^ ^ 6_ : _ < _ ]
` 9 k` ; ` \ ` ; >a = za ^ a ) b # Ab 9 eb 9 b ? b ? c 3 Yc 9 c ? c ? d @ Gd B d c d /e 6 Pe e e e e e e f f % ;f af tf f f f % f f g 'g 9g F Hg 2 g 0 g + g . h 1 Nh h h % h h ( h % i & :i ai yi i i ) i % i j 3j Gj & Zj j j j & j 5 j J "k mk yk k ! k k
k $ k % l + &l Rl kl l 2 l 2 l 2 m 4 7m , lm 9 m F m 4 n On ( nn n ; n / n & "o " Io lo ! o o o o o
p %p =p Rp fp zp p p ( p % p q q 2q 4 Hq ! }q + q q ' q r 0 0r ar nr r r % r r s 0 s 5 Js 2 s & s ' s t "t & >t & et - t ; t J t = Au 3 u u u u u u v % v Dv \v $ vv v ( v $ v " v - w $ Jw ow w w # w " w " x 2x Sx lx x x % x x x y z z @ z R { Q f{ : { M { B A| = | J | ;
} I} 8 ~ t >~ ~ Y m e S a E 0 Æ 8 Ç 8 7 5 5 m : f ވ 3 E 3 y - - ۉ ; i E 2 J - - - [ 2 T
6 5 V # Ȍ #
# '
K Y
z ( * ܍ " 5 = X , Ȏ + , ! N o $ " Ώ * H ] { N ΐ * , H Q u Ǒ ( ' 8 " V T y 3 Β ' ' * " R 4 u 7 @ 1 9 ! k ! C : ' . V
j - u 1 - Օ ) ) - , W # > Ö ) 8 , " e + # : ؗ : N 9 l ` ǘ ( ` @ z Z ՚ : Y H @ ݛ W v & / 2 / b 2 ? ŝ V > \ B ^ ޞ X = 3 # ʟ $ % $ 9 ^ ; | 8 ' 1 4 E f ; : E # 0 i B ' ݢ % w + 8 ܣ $ # < - R = ! * & 8 2 k B ť & =
3 K " + ' Φ D E T ! $ ݧ . % O ' u S . . $ O 9 t 8 , > " S L v < ê , G - / u ( ( Ϋ ( ' ( H . q + 9 ̬ 8 ; ? 0 { 7 7 . " K n - # 1 Ү 1 1 6 h P կ ' 6 " M p ' & & ڰ & & ( O h 3 + ű ' ' A ! \ ( ~ - T ղ 5 * ` ( ' ; ҳ A 2 P A A Ŵ k F s E E o F A A k : @ @ j ( E A ٸ A k ] C ɹ C
m Q A A k C A A k 3 A A k # @ @ н j ? | ? i A f A k + V ' : = @ # = d 1 9 C C R F F p $ ' = / E [ + r # 3 . M b 0 ' ! 0 Q J H 6 0 4 M > $ - ( 2 F / y 0 % " % # % I : o , & * - X x % F l +
% 1 8 J j 1 6 6 R 6 6 0 H ( X q D , 8 < . u ? > 2 # ) V " ( $ , D ` | ,
1 : l # ? $ 9 ! * [ # A 2 # 2 V , ; ! & < ; D x ; + / % ' U ! } 3 3 H ] P V @ 9 F
& # /
: * Z D 3 + 2 > 6 q , * $ * D ) o ) ' ) G . e + ) : p G m L B K > . q d 9 " # % * < / ^ ' w y C + m O < 6 v B ^ I - ( t V " 4 x I ~ f g $ ? t G \ / * S } O n u . s L | S M } U X h ) ` N % b @ l 7 - c # e k z J ) A i 5 5 $ 6 4 A
D [ H Y N 3 9 0 i 8 1 P K [ Q v R ! Y ,
( { M c U 0 & _ W Z l
d X ? n j p a u | C ] F Q h a W r
2 o ~ = 7 f q P = e H > z Z 8 F + T x w _ E ; j : s r g ' J ; 3 ] E , \ & k 2 ! T 1 y R D o V @ { b ` D( X(
no-aliases Use canonical instruction forms.
numeric Print numeric register names, rather than ABI names.
For the options above, the following values are supported for "%s":
aliases Do print instruction aliases.
compact-assembly Do not emit a new line between bundles of instructions.
debug_dump Temp switch for debug trace.
no-aliases Don't print instruction aliases.
no-compact-assembly Emit a new line between bundles of instructions.
no-notes Don't print instruction notes.
no-pc Don't print program counter prefix.
ctx4 Force disassembly using 4-context mode.
ctx8 Force 8-context mode, takes precedence.
notes Do print instruction notes.
pretty Print 32-bit words in natural order corresponding to re-ordered instruction.
The following AARCH64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARC specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following ARM specific disassembler options are supported for use with
the -M switch:
The following BPF specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following KVX specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following LoongArch disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following MIPS specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following NFP specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following PPC specific disassembler options are supported for use with
the -M switch:
The following RISC-V specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following S/390 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
The following i386/x86-64 specific disassembler options are supported for use
with the -M switch (multiple options should be separated by commas):
Warning: disassembly may be wrong due to guessed opcode class choice.
Use -M<class[,class]> to select the correct opcode class(es).
Warning: illegal use of double register pair.
pseudoc Use pseudo-c syntax.
v1,v2,v3,v4,xbpf Version of the BPF ISA to use.
hex,oct,dec Output numerical base for immediates.
addr16 Assume 16bit address size
addr32 Assume 32bit address size
addr64 Assume 64bit address size
amd64 Display instruction in AMD64 ISA
att Display instruction in AT&T syntax
att-mnemonic (AT&T syntax only)
Display instruction with AT&T mnemonic
data16 Assume 16bit data size
data32 Assume 32bit data size
i386 Disassemble in 32bit mode
i8086 Disassemble in 16bit mode
intel Display instruction in Intel syntax
intel-mnemonic (AT&T syntax only)
Display instruction with Intel mnemonic
intel64 Display instruction in Intel64 ISA
suffix Always display instruction suffix in AT&T syntax
x86-64 Disassemble in 64bit mode
# internal error, undefined modifier (%c) # internal error, undefined operand in `%s %s' # internal error, unknown tag in opcode template (%s) $<undefined> %dsp16() takes a symbolic address, not a number %dsp8() takes a symbolic address, not a number 'LSL' operator not allowed 'ROR' operator not allowed (DP) offset out of range. (SP) offset out of range. (unknown) *illegal* *unknown operands type: %d* *unknown* , <invalid CRC operator>, .<bad> 21-bit offset out of range 64-bit address is disabled <bad> <function code %d> <illegal instruction> <illegal reg num> <internal disassembler error> <internal error in opcode table: %s %s>
<invalid CC-reg number> <invalid branch>[ <invalid cacheop number> <invalid cmd action %d:%d:%d>[] <invalid cmd target %d:%d:%d>[] <invalid condition code> <invalid flag> <invalid float-CC-reg number> <invalid opsize> <invalid prefop number> <invalid reg number> <invalid register number> <invalid s-reg number> <invalid size> <invalid v-reg number> <invalid_instruction>: <unknown register %d> ABORT: unknown operand An error occurred while generating the extension instruction operations Assume all insns are Thumb insns Attempt to find bit index of 0 BO value implies no branch hint, when using + or - modifier Bad immediate expression Bad register in postincrement Bad register in preincrement Bad register name Biiiig Trouble in parse_imm16! Bit number for indexing general register is out of range 0-15 Byte address required. - must be even. Disassemble "register" names Disassemble in ESA architecture mode Disassemble in z/Architecture mode Disassemble only into canonical instructions. Disassemble without checking architecture string. Don't understand 0x%x
Enable CDE extensions for coprocessor N space Enforce the designated architecture while decoding. Error processing section %u Error: read from memory failed Examine preceding label to determine an insn's type File has invalid ME-Config section. File has no ME-Config section. GPR odd is illegal Hmmmm 0x%x Immediate is out of range -128 to 127 Immediate is out of range -32768 to 32767 Immediate is out of range -512 to 511 Immediate is out of range -7 to 8 Immediate is out of range -8 to 7 Immediate is out of range 0 to 65535 Invalid NFP option: %s Invalid size specifier LP_COUNT register cannot be used as destination register Label conflicts with `Rx' Label conflicts with register name Name well-known globals No relocation for small immediate Not a pc-relative address. Only $sp or $15 allowed for this opcode Only $tp or $13 allowed for this opcode Operand is not a symbol Operand out of range. Must be between -32768 and 32767. Please report this bug Print CP0 register and HWR names according to specified
architecture. Print CP0 register names according to specified architecture.
Default: based on binary being disassembled.
Print FPR names according to specified ABI.
Default: numeric.
Print GPR and FPR names according to specified ABI.
Print GPR names according to specified ABI.
Default: based on binary being disassembled.
Print HWR names according to specified architecture.
Default: based on binary being disassembled.
Print instruction description as comment Print numeric register names, rather than ABI names. Print the CSR according to the chosen privilege spec. Print unknown instructions according to length from first two bits Recognize DSP instructions. Recognize FPU QuarkSE-EM instructions. Recognize FPX DP instructions. Recognize FPX SP instructions. Recognize MSA instructions.
Recognize NPS400 instructions. Recognize double assist FPU instructions. Recognize double precision FPU instructions. Recognize single precision FPU instructions. Recognize the Global INValidate (GINV) ASE instructions.
Recognize the Loongson Content Address Memory (CAM) instructions.
Recognize the Loongson EXTensions (EXT) instructions.
Recognize the Loongson EXTensions R2 (EXT2) instructions.
Recognize the Loongson MultiMedia extensions Instructions (MMI) ASE instructions.
Recognize the eXtended Physical Address (XPA) ASE
instructions.
Recognize the virtualization ASE instructions.
Register list is not valid Register must be between r0 and r7 Register must be between r8 and r15 Register number is not valid SR/SelID is out of range SVE `movprfx' compatible instruction expected SVE instruction expected after `movprfx' SelID is out of range Select raw register names Select register names used by GCC Select register names used in ARM's ISA documentation Select register names used in the APCS Select register names used in the ATPCS Select special register names used in the ATPCS Small operand was not an immediate number Special purpose register number is out of range Syntax error: No trailing ')' The ME-Config section is corrupt. The following WebAssembly-specific disassembler options are supported for use
with the -M switch:
The percent-operator's operand is not a symbol UIMM = 00000 is illegal UIMM values >15 are illegal UIMM values >7 are illegal Unknown error %d
Use canonical instruction forms.
Use only hexadecimal number to print immediates. VSR overlaps ACC operand Value is not aligned enough Value of A operand must be 0 or 1 W keyword invalid in FR operand slot. W register expected Warning: disassembly unreliable - not enough bytes available Warning: illegal as 2-op instr Warning: illegal as emulation instr Warning: reserved use of A/L and B/W bits detected Warning: unrecognised CALLA addressing mode accepted values are from -1 to 6 address register in load range address writeback expected assertion fail %s:%d attempt to set 'at' bits when using + or - modifier attempt to set y bit when using + or - modifier bad case %d (%s) in %s:%d bad instruction `%.50s' bad instruction `%.50s...' bit,base is out of range bit,base out of range for symbol branch operand unaligned branch to odd offset branch value not in range and to odd offset branch value out of range byte index must be a multiple of 8 byte relocation unsupported cannot use odd number destination register cannot use odd number source register cde coprocessor not between 0-7: %s cgen_parse_address returned a symbol. Literal required. coproc must have an argument: %s coprocN argument takes options "generic", "cde", or "CDE": %s destination register differs from preceding instruction displacement value is not aligned displacement value is not in range and is not aligned displacement value is out of range dsp:16 immediate is out of range dsp:20 immediate is out of range dsp:24 immediate is out of range dsp:8 immediate is out of range expected `%s' after previous `%s' expected a range of four offsets expected a range of two offsets expected a selection register in the range w12-w15 expected a selection register in the range w8-w11 expected a single offset rather than a range expecting got relative address: got(symbol) expecting got relative address: gotoffhi16(symbol) expecting got relative address: gotofflo16(symbol) expecting gp relative address: gp(symbol) extend operator expected extraneous register first register of the range should be r13 floating-point immediate expected floating-point value must be 0.0 or 1.0 floating-point value must be 0.5 or 1.0 floating-point value must be 0.5 or 2.0 illegal L operand value illegal MEP INDEX setting '%x' in ELF header e_flags field illegal PL operand value illegal WC operand value illegal bitmask illegal id (%d) illegal immediate value illegal use of parentheses imm10 is out of range imm:6 immediate is out of range immediate is out of range 0-7 immediate is out of range 1-2 immediate is out of range 1-8 immediate is out of range 2-9 immediate offset immediate out of range immediate too big for element size immediate value immediate value cannot be register immediate value is out of range immediate value out of range immediate zero expected incompatible L operand value index register in load range index register xzr is not allowed instruction opens new dependency sequence without ending previous one insufficient data to decode instruction internal disassembler error internal error: bad insn unit internal error: bad major code internal error: bad sparc-opcode.h: "%s" == "%s"
internal error: bad sparc-opcode.h: "%s", %#.8lx, %#.8lx
internal error: bad vliw->next_slot value internal error: cris_cgen_cpu_open: no endianness specified internal error: cris_cgen_cpu_open: unsupported argument `%d' internal error: cris_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: don't know how to handle parsing results internal error: epiphany_cgen_cpu_open: no endianness specified internal error: epiphany_cgen_cpu_open: unsupported argument `%d' internal error: epiphany_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: fr30_cgen_cpu_open: no endianness specified internal error: fr30_cgen_cpu_open: unsupported argument `%d' internal error: fr30_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: frv_cgen_cpu_open: no endianness specified internal error: frv_cgen_cpu_open: unsupported argument `%d' internal error: frv_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: immediate() called with invalid byte count %d internal error: ip2k_cgen_cpu_open: no endianness specified internal error: ip2k_cgen_cpu_open: unsupported argument `%d' internal error: ip2k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: iq2000_cgen_cpu_open: no endianness specified internal error: iq2000_cgen_cpu_open: unsupported argument `%d' internal error: iq2000_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: lm32_cgen_cpu_open: no endianness specified internal error: lm32_cgen_cpu_open: unsupported argument `%d' internal error: lm32_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32c_cgen_cpu_open: no endianness specified internal error: m32c_cgen_cpu_open: unsupported argument `%d' internal error: m32c_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: m32r_cgen_cpu_open: no endianness specified internal error: m32r_cgen_cpu_open: unsupported argument `%d' internal error: m32r_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mep_cgen_cpu_open: no endianness specified internal error: mep_cgen_cpu_open: unsupported argument `%d' internal error: mep_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: mt_cgen_cpu_open: no endianness specified internal error: mt_cgen_cpu_open: unsupported argument `%d' internal error: mt_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: or1k_cgen_cpu_open: no endianness specified internal error: or1k_cgen_cpu_open: unsupported argument `%d' internal error: or1k_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal error: unknown hardware resource internal error: unknown operand, %s internal error: unrecognized field %d while building insn internal error: unrecognized field %d while decoding insn internal error: unrecognized field %d while getting int operand internal error: unrecognized field %d while getting vma operand internal error: unrecognized field %d while parsing internal error: unrecognized field %d while printing insn internal error: unrecognized field %d while setting int operand internal error: unrecognized field %d while setting vma operand internal error: xstormy16_cgen_cpu_open: no endianness specified internal error: xstormy16_cgen_cpu_open: unsupported argument `%d' internal error: xstormy16_cgen_rebuild_tables: conflicting insn-chunk-bitsize values: `%d' vs. `%d' internal relocation type invalid internal: non-debugged code (test-case missing): %s:%d invalid %function() here invalid Ddd value invalid M value invalid R operand invalid TH value invalid address type for operand invalid addressing mode invalid arithmetic immediate invalid base address register operand invalid bat number invalid conditional option invalid constant invalid counter access invalid extend/shift operator invalid immediate, must be 1, 2, or 4 invalid increment amount invalid mask field invalid mfcr mask invalid offset invalid offset: must be in the range [-512, -8] and be a multiple of 8 invalid operand. type may have values 0,1,2 only. invalid position, should be 0, 16, 32, 48 or 64. invalid position, should be 0, 8, 16, or 24 invalid position, should be 16, 32, 64 or 128. invalid position, should be one of: 0,4,8,...124. invalid post-increment amount invalid register invalid register for stack adjustment invalid register name invalid register number, should be blink invalid register number, should be fp invalid register number, should be pcl invalid register offset invalid replicated MOV immediate invalid shift amount invalid shift operator invalid size value must be on range 1-64. invalid size, should be 1, 2, 4, or 8 invalid size, value must be invalid sprg number invalid tbr number invalid value for CMEM ld/st immediate invalid value for immediate jump hint unaligned junk at end of line last register of the range doesn't fit merging predicate expected due to preceding `movprfx' mis-matched privilege spec set by %s=%s, the elf privilege attribute is %s missing `)' missing `]' missing extend operator missing mnemonic in syntax string missing register multiplier negative immediate value not allowed negative or unaligned offset expected no shift amount allowed for 8-bit constants not a valid r0l/r0h pair offset(IP) is not a valid form operand is not zero operand out of range (%ld not between %ld and %ld) operand out of range (%ld not between %ld and %lu) operand out of range (%lu not between %lu and %lu) operand out of range (0x%lx not between 0 and 0x%lx) operand out of range (not between 1 and 255) output register of preceding `movprfx' expected as output output register of preceding `movprfx' not used in current instruction output register of preceding `movprfx' used as input parse_addr16: invalid opindex. percent-operator operand is not a symbol position value is out of range predicate register differs from that in preceding `movprfx' predicated instruction expected after `movprfx' previous `movprfx' sequence not closed reading from a write-only register reg pair must be contiguous reg pair must start from even reg register R30 is a limm indicator register element index register must be BLINK register must be GP register must be ILINK1 register must be ILINK2 register must be PCL register must be R0 register must be R1 register must be R2 register must be R3 register must be SP register must be either r0-r3 or r12-r15 register name used as immediate value register number register number must be even register out of range register size not compatible with previous `movprfx' register source in immediate move register unavailable for short instructions relocation invalid for store rotate expected to be 0, 90, 180 or 270 rotate expected to be 90 or 270 second reg in pair should be xzr if first is xzr shift amount shift amount must be 0 or 12 shift amount must be 0 or 16 shift amount must be 0 or 8 shift amount must be a multiple of 16 shift is not permitted shift operator expected size register differs from preceding instruction source and target register operands must be different source register differs from preceding instruction specified register cannot be read from specified register cannot be written to stack pointer register expected start register out of range starting offset is not a multiple of 2 starting offset is not a multiple of 4 syntax error (expected char `%c', found `%c') syntax error (expected char `%c', found end of instruction) the register-index form of PRFM does not accept opcodes in the range 24-31 the three register operands must be distinct from one another this `%s' should have an immediately preceding `%s' undefined unexpected address writeback unknown unknown 0x%02lx unknown 0x%04lx unknown BPF CPU version %u
unknown S/390 disassembler option: %s unknown constraint `%c' unknown operand shift: %x unknown privileged spec set by %s=%s unknown reg: %d unrecognised disassembler CPU option: %s unrecognised disassembler option: %s unrecognised register name set: %s unrecognized disassembler option with '=': %s unrecognized disassembler option: %s unrecognized form of instruction unrecognized instruction value must be a multiple of 16 value must be in the range 0 to 240 value must be in the range 0 to 28 value must be in the range 0 to 31 value must be in the range 1 to value must be power of 2 value out of range 1 - 256 vector5 is out of range vector8 is out of range warning: ignoring unknown -M%s option width value is out of range writing to a read-only register Project-Id-Version: opcodes 2.44.90
Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/
POT-Creation-Date: 2025-07-13 08:45+0100
PO-Revision-Date: 2025-10-03 08:27+0200
Last-Translator: Antonio Ceballos <aceballos@gmail.com>
Language-Team: Spanish <es@tp.org.es>
Language: es
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
no-aliases Utiliza formatos de instrucción canónicos.
numeric Imprime nombres de registro numéricos, en vez de nombres ABI.
Para las opciones anteriores, se admiten los siguientes valores de «%s»:
aliases Imprime alias de las instrucciones.
compact-assembly No emite nueva línea entre grupos de instrucciones.
debug_dump Opción temporal para traza de depuración.
no-aliases No imprime alias de las instrucciones.
no-compact-assembly Emite nueva línea entre grupos de instrucciones.
no-notes No imprime notas de las instrucciones.
no-pc No imprime el prefijo del contador de programa.
ctx4 Desensamblaje forzoso utilizando modo de 4 contextos.
ctx8 Modo de 8 contextos forzoso; tiene precedencia.
nties Imprime notas de las instrucciones.
pretty Imprime palabras de 32 bits en orden natural correspondientes a la instrucción reordenada.
Las siguientes opciones de desensamblador específicas de AARCH64 se admiten
para usarse con el interruptor -M (si hay varias opciones, deben separarse
con comas):
Se admiten las siguientes opciones de desensamblador específicas de ARC
para usar con el indicador -M (si hay varias opciones, deben separarse
con comas):
Se admiten las siguientes opciones de desensamblador específicas de ARM
para usarse con el interruptor -M:
Se admiten las siguientes opciones de desensamblador específicas de BPF
para usarse con el interruptor -M (si hay varias opciones, deben separarse
con comas):
Se admiten las siguientes opciones de desensamblador específicas de KVX
para usarse con el interruptor -M (si hay varias opciones, se deben separar
con comas):
Se admiten las siguientes opciones de desensamblador específicas de LoongArch
para usarse con el interruptor -M (si hay varias opciones, se deben separar
con comas):
Se admiten las siguientes opciones de desensamblador específicas de MIPS
para usarse con el interruptor -M (si hay varias opciones, se deben separar
con comas):
Se admiten las siguientes opciones de desensamblador específicas de NFP
para usarse con el interruptor -M (si hay varias opciones, se deben separar
con comas):
Se admiten las siguientes opciones de desensamblador específicas de PPC con
el interruptor -M:
Se admiten las siguientes opciones especificas del desensamblador RISC-V
para emplearse con el interruptor -M (si hay varias opciones, deben
separarse con comas):
Se admiten las siguientes opciones de desensamblador específicas de S/390
para usarse con el interruptor -M (si hay varias opciones, deben separarse
con comas):
Se admiten las siguientes opciones de desensamblador específicas de i386/x86-64
con el interruptor -M (las opciones múltiples se deben separar con comas):
Aviso: puede que el desensamblado sea incorrecto a causa de la elección de la clase de código de operación adivinada.
Utilice .M<clase[,clase]> para seleccionar la(s) clase(s) correcta(s) de código de operación.
Aviso: uso ilegal de pareja de registro doble.
pseudoc Utiliza syntaxis pseudo-c.
v1,v2,v3,v4,xbpf Versión del ISA BPF que se utilizará.
hex,oct,dec Base numérica de salida para los inmediatos.
addr16 Asume un tamaño de dirección de 16 bits
addr32 Asume un tamaño de dirección de 32 bits
addr64 Asume un tamaño de dirección de 64 bit
amd64 Muestra las instrucciones en ISA AMD64
att Muestra las instrucciones con sintaxis AT&T
att-mnemonic (sintaxis AT&T únicamente)
Muestra la instrucción con mnemónico AT&T
data16 Asume un tamaño de datos de 16 bits
data32 Asume un tamaño de datos de 32 bits
i386 Desensambla en modo de 32 bits
i8086 Desensambla en modo de 16 bits
intel Muestra las instrucciones con sintaxis Intel
intel-mnemonic (sintaxis AT&T únicamente)
Muestra la instrucción con mnemónico Intel
intel64 Muestra instrucción en ISA Intel64
suffix Siempre muestra el sufijo de instrucción con sintaxis AT&T
x86-64 Desensambla en modo de 64 bits
# error interno, modificador no definido (%c) # error interno, operando indiefinido en «%s %s» # error interno; etiqueta desconocida en la plantilla de códigos de operación (%s) $<indefinido> %dsp16() toma una dirección simbólica, no un número %dsp8() toma una dirección simbólica, no un número operador «LSL» no permitido operador «ROR» no permitido desplazamiento (DP) fuera de rango. desplazamiento (SP) fuera de rango. (desconocido) *ilegal* *tipo de operandos desconocido: %d* *desconocida* , <operador de CRC no válido>, .<incorrecto> desplazamiento de 21 bits fuera de rango la dirección de 64 bits está desactivada <incorrecto> <código de función %d> <instrucción ilegal> <número de registro ilegal> <error interno del desensamblador> <error interno en la tabla de códigos de operación: %s %s>
<número de reg-CC no válido> <rama no válida>[ <número de operación de caché no válido> <acción de la orden no válida %d:%d:%d>[] <objetivo de la orden no válido %d:%d:%d>[] <código condicional no válido> <indicador no válido> <número de reg-CC-float no válido> <tamaño de operación no válido> <número de prefop no válido> <número de reg no válido> <número de registro no válido> <número de reg-s no válido> <tamaño no válido> <número de reg-v no válido> <instrucción_no_válida>: <registro %d desconocido> ABORTAR: operando desconocido Se ha producido un error al generar las operaciones de instrucción extendidas Asumir que todas las insns son insns Thumb Se intentó encontrar un índice de bit de 0 el valor de BO implica que no hay pista de rama, utilizando el modificador + ó - Expresión inmediata incorrecta Registro incorrecto en el postincremento Registro incorrecto en el preincremento Nombre de registro incorrecto ¡Graaaan Problema en parse_imm16! El número de bit para el registro general de indexación está fuera del rango 0-15 Se requiere una dirección de byte. - debe ser par. Desensambla los nombres de «registro» Desensambla en modo de arquitectura ESA Desensambla en modo z/Architecture Desensambla únicamente en instrucciones canónicas. Desensambla sin comprobar la cadena de la arquitectura. No se entiende 0x%x
Habilitar las extensiones CDE para el espacio N del coprocesador Impone la arquitectura designada al descodificar. Error al procesar la sección %u Error: lectura de memoria fallada Examinar la etiqueta precedente para determinar el tipo de una insn El fichero tiene una sección ME-Config que no es válida. El fichero no tiene sección ME-Config. GPR impar es ilegal Hmmmm 0x%x El inmediato está fuera del rango -128 a 127 El inmediato está fuera del rango -32768 a 32767 El inmediato está fuera del rango -512 a 511 El inmediato está fuera del rango -7 a 8 El inmediato está fuera del rango -8 a 7 El inmediato está fuera del rango 0 a 65535 Opción NFP no válida: %s Especificador de tamaño no válido El registro LP_COUNT no puede utilizarse como registro destino La etiqueta está en conflicto con «Rx» La etiqueta está en conflicto con el nombre de registro Nombra los globales bien conocidos No hay reubicación para inmediato pequeño No es una dirección relativa a pc. Sólo se permite $sp o $15 para este código de operación Sólo se permite $tp o $13 para este código de operación El operando no es un símbolo Operando fuera de rango. Debe estar entre -32768 y 32767. Por favor, informe de este error Imprime los nombres de registro CP0 de acuerdo a la
arquitectura especificada. Imprime nombres de registro CP0 de acuerdo a la arquitectura especificada.
Por defecto: basado en el binario a desensamblar.
Imprime nombres FPR de acuerdo a la ABI especificada.
Por defecto: numérico.
Imprime los nombres GPR y FPR de acuerdo a la ABI especificada.
Imprime nombres GPR de acuerdo a la ABI especificada.
Por defecto: basado en el binario a desensamblar.
Imprime nombres HWR de acuerdo a la arquitectura especificada.
Por defecto: basado en el binario a desensamblar.
Imprime la descripción de la instrucción como comentario Imprime los nombres de registro numéricos, en lugar de los nombres ABI. Imprime el CSR según la especificación de privilegios elegida. Imprime instrucciones desconocidas de acuerdo a la longitud desde los primeros dos bits Reconoce instrucciones DSP. Reconoce instrucciones FPU QuarkSE-EM. Reconoce instrucciones FPX DP. Reconoce instrucciones FPX SP. Reconoce instrucciones MSA.
Reconoce instrucciones NPS400 Reconoce instrucciones FPU de asistencia doble. Reconoce instrucciones FPU de doble precisión. Reconoce instrucciones FPU de precisión sencilla. Reconoce las instrucciones ASE de invalidación global (GINV).
Reconoce las instrucciones ASE de memoria de direcciones de contenido Loongson (CAM).
Reconoce las instrucciones ASE de extensiones Loongson (EXT).
Reconoce las instrucciones ASE de extensiones R2 Loongson (EXT2).
Reconoce las instrucciones ASE de las instrucciones de extensiones multimedia Loongson (MMI).
Reconoce las instrucciones ASE de dirección
física extendida (XPA).
Reconoce las instrucciones ASE de virtualización.
La lista de registros no es válida El registro debe estar entre r0 y r7 El registro debe estar entre r8 y r15 El número de registro no es válido SR/SelID está fuera de rango se esperaba una instrucción compatible con «movprfx» SVE se esperaba una instrucción SVE después de «movprfx» SelID está fuera de rango Seleccionar nombres de registros brutos Seleccionar nombres de registro empleados por GCC Seleccionar nombres de registro empleado en documentación ISA de ARM Seleccionar los nombres de registro empleados en el de APCS Seleccionar las nombres de registro utilizados en el ATPCS Seleccionar los nombres de registros especiales empleados en el ATPCS El operando pequeño no era un número inmediato El número de registro de propósito especial está fuera de rango Error sintáctico: No termina con «)» La sección ME-Config está corrupta. Las siguientes opciones de desensamblador específicas de WebAssembly son
admitidas para usarse con el interruptor -M:
El operando del operador de porcentaje no es un símbolo UIMM = 00000 es ilegal los valores de UIMM >15 son ilegales los valores de UIMM >7 son ilegales Error desconocido %d
Utiliza formatos de instrucción canónicos.
Solo emplea números en hexadecimal para imprimir inmediatos. VSR se solapa con el operando ACC El valor no está suficientemente alineado El valor del operando A debe ser 0 o 1 palabra clave W no válida en la ranura del operando FR. se esperaba registro W Aviso: desensamblado no fiable - sin suficientes bytes disponibles Aviso: ilegal como instr de 2 op Aviso: ilegal como instr de emulación Aviso: se ha detectado un uso reservado de los btis A/L y B/W Aviso: modo de direccionamiento CALLA no reconocido valores aceptados son entre -1 y 6 registro de dirección en el rango de carga se esperaba «writeback» de dirección fallo de aserción %s:%d intento de establecer el bit «at» utilizando el modificador + ó - intento de establecer el bit y cuando utiliando el modificador + ó - caso %d (%s) incorrecto en %s:%d instrucción equivocada «%.50s» instrucción equivocada «%.50s...» bit,base está fuera de rango bit,base está fuera de rango para el símbolo operando de ramificación sin alinear ramificación a un desplazamiento impar el valor de ramificación no está dentro de rango e indica un desplazamiento impar el valor de ramificación está fuera de rango el indice de byte tiene que ser múltiplo de 8 no se admite la reubicación de byte no se puede utilizar un número impar de registro destino no se puede utilziar un número impar de registro origen el coprocesador cde no está entre 0 y 7: %s cgen_parse_address devolvió un símbolo. Se requiere literal. coproc debe tener un argumento: %s el argumento de coprocN toma las opciones «generic», «cde» o «CDE»: %s el registro de destino difiere de la instrucción precedente el valor de desplazamiento no está alineado el valor de desplazamiento no está dentro de rango y no está alineado el valor de desplazamiento está fuera de rango el inmediato dsp:16 está fuera de rango el inmediato dsp:20 está fuera de rango el inmediato dsp:24 está fuera de rango el inmediato dsp:8 está fuera de rango se esperaba «%s» tras el «%s» previo se esperaba un rango de cuatro desplazamientos se esperaba un rango de dos desplazamientos se esperaba un registro de selección en el rango w12-w15 se esperaba un registro de selección en el rango w8-w11 se esperaba un desplazamiento singular en lugar de un rango esperando dirección relativa got: got(símbolo) esperando dirección relativa got: gotoffhi16(símbolo) esperando dirección relativa got: gotofflo16(símbolo) esperando dirección relativa gp: gp(símbolo) se esperaba operador de extensión registro extraño el primer registro del rango debería ser r13 se esperaba coma flotante inmediata el valor de coma flotante tiene que ser 0,0 o 1,0 el valor de coma flotante tiene que ser 0,5 o 1,0 el valor de coma flotante tiene que ser 0,5 o 2,0 valor del operando L ilegal configuración «%x» de INDEX MEP ilegal en el campo e_flags de la cabecera ELF valor del operando PL ilegal valor del operando WC ilegal máscara de bits ilegal id ilegal (%d) valor inmediato ilegal utilización ilegal de paréntesis imm10 está fuera de rango el inmediato imm:6 está fuera de rango el inmediato está fuera del rango 0-7 el inmediato está fuera del rango 1-2 el inmediato está fuera del rango 1-8 el inmediato está fuera del rango 2-9 desplazamiento inmediato fuera de rango inmediato inmediato demasiado grande para tamaño de elemento valor inmediato el valor inmediato no puede ser un registro el valor inmediato está fuera de rango el valor inmediato está fuera de rango se esperaba cero inmediato valor del operando L incompatible registro de índice en el rango de carga el registro de índice xzr no está permitido la instrucción abre una nueva serie de dependencias sin haber terminado la anterior datos insuficientes para descodificar la instrucción error interno del desensamblador error interno: unidad de insn incorrecta error interno: código mayor incorrecto error interno: sparc-opcode.h incorrecto: «%s» == «%s»
error interno: sparc-opcode.h incorrecto: «%s», %#.8lx, %#.8lx
error interno: valor de vliw->next_slot incorrecto error interno: cris_cgen_cpu_open: «endianness» no especificada error interno: cris_cgen_cpu_open: argumento «%d» no disponible error interno: cris_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: se desconoce cómo manejar los resultados del análisis error interno: epiphany_cgen_cpu_open: «endianness» no especificada error interno: epiphany_cgen_cpu_open: argumento «%d» no disponible error interno: epiphany_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: fr30_cgen_cpu_open: «endianness» no especificada error interno: fr30_cgen_cpu_open: argumento «%d» no disponible error interno: fr30_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: frv_cgen_cpu_open: «endianness» no especificada error interno: frv_cgen_cpu_open: argumento «%d» no disponible error interno: frv_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: immediate() llamado con contador de byte no válido %d error interno: ip2k_cgen_cpu_open: «endianness» no especificada error interno: ip2k_cgen_cpu_open: argumento «%d» no disponible error interno: ip2k_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: iq2000_cgen_cpu_open: «endianness» no especificada error interno: iq2000_cgen_cpu_open: argumento «%d» no disponible error interno: iq2000_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: lm32_cgen_cpu_open: «endianness» no especificada error interno: lm32_cgen_cpu_open: argumento «%d» no disponible error interno: lm32_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: m32c_cgen_cpu_open: «endianness» no especificada error interno: m32c_cgen_cpu_open: argumento «%d» no disponible error interno: m32c_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: m32r_cgen_cpu_open: «endianness» no especificada error interno: m32r_cgen_cpu_open: argumento «%d» no disponible error interno: m32r_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: mep_cgen_cpu_open: «endianness» no especificada error interno: mep_cgen_cpu_open: argumento «%d» no disponible error interno: mep_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: mt_cgen_cpu_open: «endianness» no especificada error interno: mt_cgen_cpu_open: argumento «%d« no disponible error interno: mt_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: or1k_cgen_cpu_open: «endianness» no especificada error interno: or1k_cgen_cpu_open: argumento «%d« no disponible error interno: or1k_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» error interno: recurso hardware desconocido error interno: operando desconocido, %s error interno: campo %d no reconocido al construir la insn error interno: campo %d no reconocido al descodificar la insn error interno: campo %d no reconocido al obtener el operando int error interno: campo %d no reconocido al obtener el campo vma error interno: campo %d no reconocido al analizar error interno: campo %d no reconocido al imprimir la insn error interno: campo %d no reconocido al establecer el operando int error interno: campo %d no reconocido al establecer el operando vma error interno: xstormy16_cgen_cpu_open: «endianness» no especificada error interno: xstormy16_cgen_cpu_open: argumento «%d« no disponible error interno: xstormy16_cgen_rebuild_tables: valores de insn-chunk-bitsize en conflicto: «%d» frente a «%d» tipo de reubicación interna no válido interno: código sin depurar (falta el caso de prueba): %s:%d %funcion() no válida aquí valor de Ddd no válido valor de M no válido operando R no válido valor de TH no válido tipo de dirección no válido para operando modo de direccionamiento no válido inmediato aritmético no válido operando del registro de dirección base no válido número bat no válido opción condicional no válida constante no válida acceso a contador no válido operador de extensión/desplazamiento no válido inmediato no válido, debe ser 1, 2 o 4 cantidad de incremento no válida campo de máscara no válido máscara mfcr no válida desplazamiento no válido desplazamiento no válido: debe estar en el rango [-512, -8] y ser múltiplo de 8 operando no válido. el tipo puede tener los valores 0,1,2 únicamente. posición no válida; debería ser 0, 16, 32, 48 o 64. posición no válida; debería ser 0, 8, 16 o 24 posición no válida, debería ser 16, 32, 64 o 128. posición no válida; debería ser una de estas: 0,4,8,...124. cantidad post-incremental no válida registro no válido registro no válido para el ajuste de la pila nombre de registro no válido número de registro no válido; debería ser blink número de registro no válido; debería ser fp número de registro no válido; debería ser pcl desplazamiento de registro no válido inmediato MOV replicado no válido cantidad de desplazamiento no válida operador de desplazamiento no válido valor del tamaño no válido; debe estar en el rango 1-64. tamaño no válido; debería ser 1, 2, 4 u 8 tamaño no válido; el valor debe ser número sprg no válido número tbr no válido valor no válido para inmediato CMEM ld/st valor no válido para inmediato pista de salto sin alinear basura al final de la línea el último registro del rango no cabe se esperaba un predicado de fusión a causa del «movprfx» precedente especificación de privilegio no coincidente establecida mediante %s=%s; el atributo de privilegio elf es %s falta un «)» falta un «]» operador de extensión ausente mnemónico ausente en la cadena sintáctica registro ausente multiplicador valor inmediato negativo no permitido se esperaba desplazamiento negativo o no alineado no se permite ninguna cantidad de desplazamiento para constantes de 8 bits no es un par r0l/r0h válido el desplazamiento(IP) no está en formato válido el operando no es cero operando fuera de rango (%ld no está entre %ld y %ld) operando fuera de rango (%ld no está entre %ld y %lu) operando fuera de rango (%lu no está entre %lu y %lu) operando fuera de rango (0x%lx no está entre 0 y %lx) operando fuera de rango (no está entre 1 y 255) el registro de salida del «movprfx» precedente se esperaba como salida el registro de salida del «movprfx» precedente no se utiliza en la instrucción actual registro de salida del «movprfx» precedente utilizado como entrada parse_addr16: índice de operador inválido. el operando del operador de porcentaje no es un símbolo el valor de la posición está fuera del rango el registro de predicado difiere del del «movprfx» precedente se esperaba una instrucción predicada después de «movprfx» la secuencia «movprfx» anterior no está cerrada lectura de un registro de sólo escritura la pareja de reg debe ser contigua la pareja de reg debe empezar en reg par el registro R30 es un indicador limm índice de elemento de registro el registro debe ser BLINK el registro debe ser GP el registro debe ser ILINK1 el registro debe ser ILINK2 el registro debe ser PCL el registro debe ser R0 el registro debe ser R1 el registro debe ser R2 el registro debe ser R3 el registro debe ser SP el registro debe estar entre r0-r3 o r12-r15 nombre de registro utilizado como valor inmediato número de registro el número de registro debe ser par registro fuera de rango tamaño de registro no compatible con el «movprfx» precedente origen de registro en move inmediato el registro no está disponible para instrucciones cortas reubicación inválida para almacenamiento rotación esperada 0, 90, 180 o 270 rotación esperada 90 o 270 el segundo reg de la pareja debería ser xzr si el primero es xzr cantidad de desplazamiento la cantidad de desplazamiento tiene que ser 0 o 12 la cantidad de desplazamiento tiene que ser 0 o 16 la cantidad de desplazamiento debe ser 0 u 8 la cantidad de desplazamiento tiene que ser múltiplo de 16 no está permitido desplazamiento se esperaba operador de desplazamiento el registro de tamaño difiere de la instrucción precedente los operandos de los registros origen y destino deben ser diferentes el registro de origen difiere de la instrucción precedente el registro especificado no puede leerse de el registro especificado no puede escribirse en se esperaba registro de puntero de pila registro de inicio fuera de rango el desplazamiento de inicio no es un múltiplo de 2 el desplazamiento de inicio no es un múltiplo de 4 error sintáctico (se esperaba el carácter «%c», se encontró «%c») error sintáctico (se esperaba el carácter «%c», se encontró el final de la instrucción) la forma de registro-indice de PRFM no acepta códigos de operación en el rango 24-31 los tres operandos de registro deben ser distintos unos de otros este «%s» debería tener inmediatamente antes un «%s» indefinido «writeback» de dirección inesperada desconocida desconocida 0x%02lx desconocida 0x%04lx versión de CPU BPF desconocida %u
opción de desensamblador S/390 desconocida: %s restricción desconocida «%c» desplazamiento de operando desconocido: %x especificación de privilegio desconocida establecida mediante %s=%s reg desconocido: %d opción de CPU del desensamblador no reconocida: %s opción de desensamblador no reconocida: %s nombre del registro seleccionado no reconocido: %s opción del desensamblador no reconocida con «=»: %s opción del desensamblador no reconocida: %s no se reconoce la forma de la instrucción no se reconoce la instrucción el valor debe ser un múltiplo de 16 el valor debe estar en el rango de 0 a 240 el valor debe estar en el rango de 0 a 28 el valor debe estar en el rango de 0 a 31 el valor debe estar en el rango de 1 a el valor debe ser potencia de 2 valor fuera del rango 1 - 256 vector5 está fuera del rango vector8 está fuera del rango aviso: se descarta la opción -M%s desconocida el valor de la anchura está fuera de rango escritura de un registro de sólo lectura PRIx64 Address 0x% is out of bounds.
La dirección 0x% está fuera de los límites.
|
