/0 3
<
\
Ě

5
#
7
K

f


h
v
$|


ˡ


(
8
dG
t
v
!


?
C
P<
C
Pѫ
>"
?a
/
6Ѭ
K
TT
5
G߭
E'
$m
0
3î
&
F
e
K
.ί
1
1/
2a
;
Rа
%#
6I
@

б
ֱ

6
:>
Ny
CȲ
z
[
;
W
Mw
BŴ
"
P+
|
C
3ݵ
8
1J
B|
Q
A
YS
*
Bط
?
H[
"
5Ǹ
>
<
Թ
te
ں
v
 
?
]
4q
s

70
3h
*
3ǽ

"
9
	T
^
0j
%

xؾ
$Q
)v
8
?ٿ
\
Iv
:
$
u 
E
[
K8
7
7
L
OA
B
2
?
=G

0	
;:
@v
6
3

>"
Ia
A
;
O)
'y
F
=
D&
Ck
A
"
[
p
}A
>
[
,Z
K
>
H
;[
"
A
@
D=
j
0
3
9R
3
@
L

<N
K
/

	
H
E
E7
P}
F
.

?D
]

Aq
 

@e
m
y

?v

:H
)
E
k
D_
:
:
4
O
3
4
<P
d
.
*!
>L
#
V
k
4r
#
,
,
%

x
<%
6b

$;
E`
0
X
90
2j
3
5
1
 9
FZ
A
b
F
q
6L
9

-
/
B5
5x

<

+
8
#G
%k


@
4
2
^H
|
B$
g

G|
V
.
,J
w
M
,
F
Y
Y4
d
B
V6
d


&

;1
m
l?
=
>
?)
?i
A
1
A
*_

E3
Gy

D
"
D
O
|[
 
H
B
La
Q
,
-
B
?
"6
<Y
N
B
8(
"a
"
H
O
	
@
e
J
1
$%
!=
&_
%
6
#
%%-%S%y(%##6*Fq23P1"2'4S k4$',&T({'0)"')J-t17%+2.^
!	1	N	g			(	*	(	!
&;
8b
#



".<#kJJ"%1H7z8#"
1A

s
(
#

%
3H`\`& Ef >GI.1x513-5a8NX7x8*0'E!mD!1+Q}B=%DB>;"H!k" %"H,\%	BEYEp+B%(A1j"74,Kx'.@#0"Tw/U% ;&@/
p
  '!e<!7!/!/
"W:"6$6$6%67%6n%6%e%dB&>&&M~'6':(2>(Jq(1(B(X1)?)M)L*2e*>*M*6%+G\+M+W+WJ,F,4,>-E]-H-J-G7.G.5..2/+M/y/"33:,49g4@4r4:U595O5g88W=<&<;<U<AN=a="=>>5??Mi@9@d@'VA`~AMAJ-BIxBFB)	C,3C7`CBC9C@D0VDMD?D?E>UEXE>E>,F>kF>FWF>AGMG8G:H;BH>~HBHdI9eI2IDIFJJ^J)J7JeKEqKKKL$LJL?L 9MZMlM"pM"M)MM$M"N>N#TN6xN"N3NO O/<O2lOOO=OP&+PRP0qP3P4P2Q">Q$aQ2Q3QQQR3.R6bR,R-R.R1#S.US2S1S)S1T0ET7vT4T0T#U 8UYU-pU.U3U2
V44V3iVVVV(V/W#NW1rW2W2W$
X/X&HX'oX'XX5XY2Y*PY6{Y#Y#YYZ$2Z!WZ"yZZ#Z'ZZ[-)[W[p[![[[.[+\;2\"n\\\!\,\8]6L]1]4]*]^'^+=^?i^9^*^*_9_Q_j____._*`0`+N`'z``/` `$a,4a#aaa7a1a0
b6>bubb.b1b4c39cmccc c7c5d4Kd(d$d%d3d3(e-\e)eeEe&f:fQf4if9f6f4g3Dgxgggg+g5h4=h7rh3h'hi#i:@i&{iAii4j38j/lj7j(j$j)"kLk1fk1kAk0l&=ldl#ulll'llm8%m#^mm!mmm%m5n!TnDvnnnn'o'6o,^o>o)o!o'p8>p'wp%p+ppq,qLq^q+{qqqqq qr9r&Vr }r"rrrr8s)Ps)zs$s"s)st)1t#[t)t'tMt-uMu|Su3uRv(Wv5v5vvwww7w	x(
x%6x \x7}x%x*x*y41y*fy.y.y4y.$z/Sz.z.z#z{&"{,I{'v{4{'{%{O!|/q|4|0|2}%:}`}t}}3}2}%}+~ F~g~}~~#5DY8%ׄ.4,1aiCA$^EDɆ&5Tr !҇Z
7OE7͉7!=_6{(;ۊ1!F"h(*.ߋ%!46V1'njCe
30ʎߎ!';c x Ώ7McAzҐ"%9#S5w(),!Bdv!ْ2GV0_:̓>'\+-ߔ#
1)Mw9ʕ$,$=4b$+! 
3+;_3;ϗ/;!S4u-ʘ)="!`1(ҙ:63U:=Ě-30#d&&֛,3 `"";  @ a26%-&$T#y*1Ȟ20-5^3ß2*9!I-k$! E
-GFuM.
-91g=2ע2
&='d/?B0?W
p!ȥ
-%&%Lr#T6 %%ҧ)C"#f!̨&9-'g4Oĩ'-$U"z9"(@^v=B̫'G[x #߬105P3ǭԭ"8 W7xή1@[u%.()%/O'0* 6>u*}#+߱.#Rc#t,#Ų'% )F
p%~!%Ƴ?(F#o)3+<4Z%+::?W+3ö78/%h-(<"1< n3%ø<
CNhm$ֻ*&38l4ļ$<Yu+),@.V"+$Ծ)#${"`l.l/$'*.C*r?)&;7Z19+*7G.#,@?O/3/46d=OJ)>t*6,,B)o*2)&!+H1t.< >30r*62#(V/100'C0k'.0#$+H2t    
+Gb57N"k1; F3z0342-]`+-1;Q:#+-+F-r#c)F4pR(B?..A5",X.sk(++/ 1PI0M2m7,0F6)}%'(*(I.r&!3<"[~
 #<`x#$"&
%("N q&&&;b~(###B!` $%(
&6"]//==[*m"&'(Nw //5 O0p(+ASb~1 #1&6X=Dc"!!!!
+,(X,++8!?"a!$*+@8l%*!1L-~'3(1%L@r;.&>2e6-&:Z*r7899H2''
&3:2nH
"()R?$Z%".0Q#$2:.T(d!.9?Kf	x$"-FX+x/"*"7Bz 22?<r 76-U56$

E6|;0Yba,%5M^/q%1%=V'o!4!	6	S	q	}	)				!
%
!@
3b
#





'!#Im,~B!&.2U 121
:@
#{
+
&
'
%'@%h9$=AJBB&"$I.n-)'&=%d(14)N*x5$<0;)l(*..,HuN8,+?) J jD9
b(.00%<b,1--/=Rm9\24
"":]?vA+0$,U,*$*-Xr276* <a '   !!!!	6!@!A$!6%$X%$}%-%%%& &!4&1V&&1&7&';''c'"'#'!'?'8)(9b((D(,(0,)5]) )))2)'$*L*2_*"*7*%*+ ,+M+2.&//B/"r/!/#/"/(/'0'E0.m0*00,0.1 @1
a1-O3)}323337
4B4`4)}4444;4:.59i5-5$565E-62s6,646C74L7C7A7,8+48a`8%808)9'C95k9$9-9-9":3@:At:):6:0;H;b;-s;;;.;<"<0=<!n<+<<<<-<.'=>V===>=D>!W>)y>/>%>>?,?*H?s?/?3?'?@(.@(W@%@%@'@C@28AekA1A7B;B4[B%B8BOB4?C7tC]C-
D$8D,]DD%1E,WE1E7E-E>F+[F1F(F5F4GMG0lGGGG!GH'HFH`HvH4HH$H4I3<I3pITI(I/"J<RJ/J4J'JK29K+lK)K)K,K,L5FL%|L$L0L"LM05M"fM&M1M6M,NFN%[NNN!NNNO O7OPOiOOOOO*O!OP$4P1YPPP!P/PQ0QPQ(eQQQ!Q#Q"Q!R7RQR.lRRRR R%S9S)VSS SSS3S"&TIT dT3T&T&T8U$@UeUU"U)U"U*V7V&QVxVV)VV#VW:WPWkW-W0W#W4X9XYXevX&XSYJWYY5Y2Y2(Z1[Z7Z=Z@[@D[[[f[\0<\&m\-\2\;\1]+N]2z]!]]]^%^^+_-0_9^_8_2_1`16`/h`.``<`"a%Aa&ga&aa&aa$b=bXbrbbbibk+c;c	cec]Cded3e3;e4oe4e5e5f7Ef-}f.f5f g(1gZgpggg;g(h)-h-Wh$h6h.hi,iEAi)i,ii*i*jFj7j4#k Xkyk&k'k#k
l%l(Dlmll/l+l3m3:m-nm"mmmm"n3n Qnrnn$nn!n>o$Ootoo,o%op&!p'Hp'pp&pp:p%q*9q3dqqq;q*r2+r&^r+rrrr%rs#sBsbss)s6s
t t$?t-dt(tIt3u'9u/auu+u*uv:v#Mvqv:v*v%v&wAwUwjwwww/ww)
x4xTxrx&~x"xxx
yy=yfXyyyy"zBz/az<zzz@{MF{@{{-{<"|/_|||| ||}2}3O}}}-},})~L2~!~~-~'~`,x*40.6e #0ɀ*%@*`&1/*C?#ӂ,?,Q8~686'2^4Ƅׄ

#!?.a ˅!8)K uņkۆG.`2‡݇',"*O$zˈ 1 I5j)=ʉ<E\"u&4-""(EnӋ%*=Oe|6*4"Il%)ۍ+AUr5::;4;p//܏1N>/?<<::w:=<+h#ޒ$ *@
kyBAӓ!7,S8ה&379k46ڕ"#4!Xz%+$
**I.t&—$> M,n'(Ø/,;8h&ԙ'#)Bl8'ޚ(+/3[қB-.p6\$Ej|-Ý&0!W y*1Ş'C2a*+"5X#n&'!)-?^m7̡7'<*d47( B%c9ã# -(DV()
@+l2"ܥ63!M3o01Ԧ1%W!s-9ç:/8#h/#1*2-]4.5/%0U*!""#?&c ʫ  %EX!q&&7570m ^ҭ1*Q4|))ۮ)/%J"p ӯ!/-Q3.а8(W8)
+/F/v%̲'!)K#j&")س#(&Oo,,#@CS00ȵ0*6:q.Ͷ-")9c*~%Ϸ1۷1
-?+m2*̸</4Cd&Ϲ,,I?eE4
:?=z.'6EF-м#""8E7~::,CH#"о<$0(U"~+&Ϳ	1> [ |%*4-_&"	,$/Q4( $ E2d-%.Gc'v+6
%$B g#2!.E$[#!.;1V=':%J
p~#%D'^:$$0+(\ &$;5GT}T!'2I?|55((Qm70;:0-k>7;4L2KA?B,%!7Q7p1$*,*"W$z 7?84Q$$:*F6-}4.=*W*:(?O=d:
	(0>1o"+&<5T##+)(H)q1.-
9*GrF($(Mv)+"+ 2S1o89,49a	4
16h%w
%!$Gl$ $*-2#`/++"$*M&ftt<P>TT!$v'404O$$
%68"o!+"!9&FPm%#*A \}%734/h& /EVo13("-#P&t)'&6TN21@@A)$
/L e(3G!1i0**3"&V3};*$/.T'#&6/-]'t,!"(-'V~%
$94n%)!$ <]bs1a(A/j<,<i=%,
#7#[.-,'Fe")!. 5,V%(+(&7!^&>5<Y4w4''@&h&"%2;R</#2=p!&)%"$H m314
%A
%g
"
%
/
86?@vF#+"0N82.12L11.69I.&%'0G&x&-;+0+\**!)2*1]*100	(N	1w	&	&	4	5,
#b
6
/
!
#$3)X5##I4eB9<4
q
"
9
'
BDH/1:'*/R*):C%V5|'(-/1/a8'3-&)T5~3305M62A1/a%}D/>)W7>9-2`2}%"+=<%z$%13:2n"&*-3$a! )&)P5z) (%$)J!t!%$9^w-&%A'g" %A0])FVn)+ J7 # 8   )
!4!K!f!)!1!&! ""'"2J"}"""""9#:#"K#!n#7#7#.$>/$>n$F$J$@?%2%,%%%9&"M&p&!&&&6&')+')U'!''('''('(>(^( p(;(/(()&,)S)s)#)1))&*)*1D*#v**1***+,+"C+f+s++++,+,=,],w,1,',,+,$-%4-7Z---A-..0.G.<f."....@/"G/j/#/,/3/0'0G0d0I000#01%>1d1*u11"11#1-2G2]2&s222.22313M3i3&333-34",4O4h4{44'44"4)!5)K5)u55555
55	6?6V63o636667$7A7U7d77777 7 7!8#:8^8{88 8889)9>9%S9%y999*9: :@:)]:::::!:";4;4M;$;";;;;9<=X<<<C<#=2=;P===.===$>#4>
X>f>v>)>)>)>+
?*9?d?k?9}? ?*?@9@&Q@Jx@6@0@$+APAXnAA*AEB:NBB@B/BC/CMCH`C/CBC7D'TD,|DD&D"DEV.EVE5ELF_F0wF#F FF!G+(GTGrGG7G9G"H%>HdH"vH&HH?H'IGIeIuI-I$I4IJ*JIJ`JsJJJJ	JJJ$J#
K+.K
ZK
hK	vKKKK	K	KK2KLL+LDLPL#dLLLLLLM'M+?MkM~MMMM
MM	NN2NHN
dN"rNN6NNN
OO2ONO"aO+O+O%O.P1PGP3ZPPP
P;PQ'Q-;QiQQQ)QQQQ R/2R:bR"R,RRSS6SIS4_S"SSSSST"T5TDT-XTTTTTT
T,TU7U%SU+yU>U.UV-.V!\V"~V5VVVW+0W \W/}WW-WWX%X<XTX$kXX.X@X$Y7YQY"dYY
YYYYY
ZZG9ZZ ZZZ(Z$[8[#I[2m[6[([N\CO\1\3\I\'C](k]-]<]E]1E^w^2^:^'^4!_V_!v__(_ _(_ #`D`'b`=`N`Da-\aa"a)aa)	b#3bWbrbb(bb/b8c Uc)vc(c&cc.d*7d,bdd"d6d0e8e.Ve1eee(e
f(f)DfnffBff*g +g*Lg#wg2g+gg#h>hYhmhhhhhh%	i/i$Oi ti i3i-i6j#Oj,sj-j;j*
k65klkk2k(k'k+&l1Rl:l9lZl.Tm0m'mmm)
n)7n.an/n%n$n9oJEo=oAo>p;Opppp*ppq92q6lqBq)q.r?rWr,prr-r.rs(3s-\sos*s"%tHt1gtLt/t&u8=u9vuuuCu!.v"Pv6sv1v8v!w"7w!Zw|ww#ww,wx2xKxgxx%xxx3y18yjy~yy2y*y	z#z=zYz7jz0z)zz1{&E{l{{*{{*{6|F|,X|0||| |&}	8}
B}P}']}}}D}}!~!2~$T~/y~
~~6~~":'G(o$55))&S%z--.
KY%y߁ :2Z%"ւ5(3Fz4!˃%
43)h)&"4*;f:م%&!E'g/"0,@\qAȇ݇0?W'w͈(%%Ek#/ʼn!)I$b%#(ъ>>9)x$ENj-
.;5j!Œ&ߌ:)Ak@ʍ&%Ekَ )2&\Dۏ 7!WyȐ-64d',ۑ(810j2Β
34G$|#:ߓ&A8^)ٔ'5?u2-!,
+:f$}/1Җ00HyM8R,fI,ݘ-
8DM1˙'5<3r#!Қ,2!(T@}>G3E'y')ќJFF@JΝ/1I4{:61"(T4}684"3W4/F=7#u%&
"0&E"l2+¢%#58!n+ȣZ['r,ŤC%6\<x=

!!=!_3 ֦0#7-[5٧:#2VD]0(Ө:-7%e+'ҩ'("&K0r.ҪG'. Vw0*5+%G6m$ج	5.=l%,̭+#%#I-m$)?	'Iq+,د*%00V 1=1,^'g3˱44%A%g,޲)#5*Y7*('N8+ʹD&'C>k49ߵ7'Q2yQ[FZ"Aķ,-3ra'Ը8+5Fa@F"0#S+w+@Ϻ56F4}%һ7)0-Z;5ʼ>5?8u/-޽00=6n2;ؾ &53\ ¿߿*$73\3'"#2+V,#, 3Oa$!*1M%m.%J*p#%,1':Y!%<<.V!=O*k7!''O%h+!/)%D.j  !$"Fi!!5#T)x-++5(4^%/',D+q&#32R
%!+!>Us#0
'Dd}"e
sFSdS$!6Nh#)A!RKtK'-0U G ""C%f'F@Yn"<OdwA)$A$f!'2!AYx%.K j
	+#-O9}=6*Hs */ &"GAj: .<k}27P3Oj01+!Ik""%.5"d%)8b}"!*"4Wr3
'A!i%&!8,X
$2APap);L^p,=Nar-,0+]00217&i$)-W)n!((',4"a",3,(5'^b 5 V!w-^8>6w59T&dP3H:9&.;<j10+
A6%x-':%/!U(w")4-"Pg#{FD#++O{,0) 1Q
b>U
8
1#Uk,x{

GII1Q{Ga	Iw	D	5
;<
Kx
P
9]ON%6"9Y.N
Q,
/~
;
:
;%DaZ/
?1Iq!9=FcP9n?1qqcGG&S
D'8l96IU`?*xFFU1&E>3


Q_!"@6yw7<?/|8&'	BLAX&$X-};Fg. G G (&!pO!R!d"Px">"I#WR#[#S$,Z$I$G$%2%A%J$&8o&P
&D'V>(B(B(\)%x)Y)E)O>*H*E*&+oD++,E8-o~-)-L.?e.I.<.&,/GS/I/r/xX010:1=>1=|1K1P2<W2M2023	3Q3K4K[4_4V5.
^5G6s6I7M7")8L8P8~699Z:JX;;>>.>F>mE?K?=?==@7{@@8`A9APAo$BBB4B@C/MCi}CvC?^D+D6D2
E4EEFVcG9GG6HOHD#IehI=I2J6?J<vJ?J(J\KIyKjK.LuL;GM?MM6M<NEQN;NNBN*O-7OeO#tO%O
OqOI>P5PoP.QsQ.RR{S_MT2T0TUT1U5U[U
VaWqWEW`7Xr
XZ2#ZEVZZw[D[EB\F\F\H]2_]H]8]^P^P_o_T__E`\`~:a aJa%bTDb^b.b'cJcBc&>dJedZdEeDQe&e&eMem2f
f
g6iii$i2i..j3]j6jBj0k9<k9vk9k9k5$l6Zl4l0ll;mGmAnBJn@n&n9n1/o$aoo&oo;op.pMphpqpyp'p&p(p'p/%q)Uq"q)q;q>rDGr/r:r.r&s@sTsgsks!xss"s sst't6t*Ut)t(tt-tE!u*gu uu%u/u5)v8_vJvJv(.w>Ww8wJwx.*x#YxG}x	x1x,
y&.y&UyA|yylylFz*z#z*{"-{:P{G{D{7|0P|D|C|A
}8L}<}S}d~?{~K~119,k)N
#/S6c1̀EE:*G+/&[Xۂ21"P2s*+,0?p2
T
_rI0ӅH M)n7І#=:R1&,4LH$#ވ9މ/'HDp&J܊r
'+$Ǝ,G--&T88<8u888 gYf@(i]?a<4ޖR2fX]EPOP97>qG9Q2GQ̚QTp<śDRGUWTHTB"5=X.Ş6AɣFDRsAFMo%QQ'?ˬhCtf#C߮cG@^0(ZGC[[X*T,?F73@k<]AGA@˵Z@g@@@*Yk@ŷO:V<Cθ?CR]@45KjMW2\F_ֻL6NyҼ%LOrK½$3C-G-u0Ծ.'G.c4)ǿ9+)I8s:I([)7239Cm$112:m'<9=A7J2(50^++89 @Z.:+)1[4{6CE+BqD!75Y:-01)1[*!*2(8a=~DD8#}#!#*$6+[(3>,!k/$%:J$%-A>\7;>7N8>C&AjA"0,B,o/1$-<R043-=a,.9358i56BB@D.:Q$n6AE:R6A<6C=z9a1iCI	FS@I %)F p7AE:b,?#
!.<P=K(@@I?B8N)5I4H`}95N(d 7 "'DJ0 *'"45WF*X'X"7814?f3)&=+&i(*%$
*/Zm.*%H&n/*+$ AbH,+&!1H+z95+59aV3&,?\6M=F	
>
A-O3}$J.!4P7<7326f9366B3y)')1).[G.2
S4/;>432hI>'U6}-*RDP,89I5^
 x
.
W
P 0q& !)*6*a
<JK7:$	#.3R'@#$.'S-{594$NRs8(	V7	
	4E!Y({"%/	/9i"'%
4
S
Ms

-
72F yEZ;3O41 4@ ^2'() 'J'r!D,$AEf2]J=647*I%t4067Wl534 34T$'2C	2MF:("8K1?;_21-QIDL)R[XZA\QM-D*!o""19	,C/p%0C4;.p+MK "e 2 ? / 2+!7^!;!@!3"BG""""@"?
#J#_#,u#=#'#.$ 7$OX$8$T$`6%1%5%A%MA&9&2&8&65'Nl':'W'>N(
('*G**V*,*:**+Y+ ,$5,$Z,/,L,&,.#-/R-'-5-%-<.'C.7k.f.
/,#/.P//'/D/#0<00m000H0K
1V1/f11%1$121+2,32#`272&2=28!3Z3j3z333,3#3'30#4MT4$4%4*4555T5e55535B5063O67686687>L707'7A7&86.8e808.8$8>9C9U9$g9394996:/<:;l:
:3:#:=;#L;ep;/;+<32<Ff<4<I<?,=3l=5=G=G>Kf>4>:>F"?Ei?1?:?2@>O@ @;@/@?A?[A.AQAEB!bDwD4DB1EtEBE%E%E!FP9F"F+F'F&
G'(G>PG0G/GBG;3H-oH6H/H3I8I8MXMqMwVN*N=N/7O2gO7OGO5P(PPLyP-PP 	QA*Q8lQCQ0QRI6R<RR!RR	S/SLSJaSVS2T66T9mT@TLTb5UVUKU.;VAjV0V0V0W@?WKW0W/W:-X>hX;X]X AYKbY8Y4YCZ*`Z8Z7ZAZA>[@[@[6\@9\6z\@\@\-3]6a]>]-]-^-3^-a^^"^$^^(_(:_;c_:__-_(`>A`B`'`_`Ka>ia8aAa?#bfcb(bb7b;2cPncCc4d:8d5sd6d?d& eGe-
f,Ag<ng(gkg,@hCmh1h1hWi;mi3i;ijj'Ik&qkk?k7k5*l`lulbll2m!Cm@emCm9mQ$nLvnAn-o+3o,_o1o0o6o/&p1Vp;pLp+q =q$^qq qq$q/r/0r`r}r,r3r1r50s/fs%s.s%st/1t4at(t-ttu&u1Bu*tu2u*uu&v(Cv'lv-v.v-v+w%Kw2qw7w>wAx]xyx3x"x!x,y'4y\y,sy.y"y*y"z5@z5vzz,zAz8{S{s{7{${{||*-|*X|=|&||3}=;}By}}}}!~$(~JM~%~%~.~--A-o-2,4+3`3?Ȁ(+1(]'%܁3*6@a$(9:EEAƃ/O8,#,لLS!kBЅ32/=b9چ<,3"`39:<,<iQ23+_/pNJ
:'݋/

573W-6];+Ў-%*:P!)<׏?:T% 6֓	
B	Zdʔ'ڔ1>U'e159//&_E%̖-<KA[(:ƗO
Q+pE=- >NA,ϙ(H)D0,u\q0q#6Ơ=*5h;ڡ(&'Bj/-F-$>5c+,ţ6"#Y%} /Ĥ';:(v֥1()Z/Vͦ%$)J5tB/AB_A</!/Q120-.EDt</]&bbbJ/̬)5&6\%.+*2?'r* =
?.\/A)O'?w2.(,B,o*!DZaϴ413f]<'5)]\A"&kI#3ٷA
;O3,19JXJI`8MH=AԻ1Kg[T1S555'3=$q*4!80iBA?*(j$#!	&!NH-''6$L%q.2 -:NJ!K#B)f.0D:5;p%U:(Bc;'!
!,8N*J(C>.'7-NK|(;+L7x.82(K"t2+2
):%W4}$A!-'O%w"0K
KYI3.#=RN;6;RL;LMd5.m6><.8Cg46@X3q;3H4^96+(b*?)? `x 8H\+HUP'%x6I9Ys!7!H
3S&0'&&F&mU3y>A%2?r;`8/<hj)+:0f#K)o0:,>2-q5,:;=/y<"	'-Es/" >T4sI66)a`1>S3F;:
"EOh>?@75x5U*:)e5'B
+M/y7H0* [,|'&1P1g)%)))S}3($+C@',:)1)[1)+'*S)~"(7",&O v.2$8%W:},/G$] (2...D]0!&.6K0<4
C
)`
;
'
,
*F`{0@0=8"v|+5]a` D@887@/EpDD@^{&:*2e6TM$	&r	4	:	.	
+8
d
E-`44ED[FJI2
3|
2
 
E-J7x66,6K,6!(Hh
Lwytt4c876	;@;|:99-Cg,1
*'R)rC=5<T)>8#3WZr4;>-U-=m: -(5*^5"/!2"T>w6AA/8q+ (!>`{$*.!&9P`&3 (H &q 7 9 +
!+6!b!={!.!,!:"P"n"K"1"5#)B#2l#
#
#%#.#$(($'Q$)y$*$0$;$);%)e%0%8%1%p+&O&&&0'D'7d'9'';'&%(L(Gk(?(7(.+)Z)r)))))D)!5*8W*0*(**9*)0+'Z+"++!+'+n,(~,*,*,+,')-=Q-H--'-S.Sp.L.!/33/Sg/W/&0:0!Q0$s00 00T0L1d1;}1:131_(2)2+29233rL31303@"4Ac4<4#4(5+/57[565 5'5263F6;z6D626R.777777808!K8m8888G8E%9Gk9E9@9C::~::+::2:./;;^;+;%;7;$<C<-`<<6<.<*===!S=u='=C">Ff>#>*>2>9/?Ai?7??"@#%@I@4f@-@%@+@MA?iASARA-PB ~B0B,B;B=9C,wC5C,CD)#D!MDoD1D(DD
E!E$AE!fE"EHE<E1F NF%oF1F2FF1G?@G2GGG GH$1HVHHtHKHK	ILUILI@I@0JBqJzJR/KNKPKP"LNsLNLOMNaM)M$MM5NPN6lN.N2N
OOS0O`O!O!P3)P]PpP%PP^P>/Q7nQBQ6Q= R/^R0R"RR>S@AS@SS2S:T<MT0T2T2TN!U!pU6U)U)UCV%aV2VFV
WW)9W)cW W;W-W"XK;X5X8X9X=0Y1nYYYYYZ +ZWLZ;Z!ZZ[y][8[.\/?\6o\!\>\*])2]7\]0]0]=]X4^%^^'^2^L'_t__4_5_.`2D`w`5`8`;a2>aqa7a=a}
bIbIb-c5Ac+wc=cDc5&d(\d+dNd&e-'e2Ue>e_e0'f;Xf'f8fJf5@gOvg/g)gJ h'kh1h=hCiDGi&i>i)i1j?NjLjLjC(k2lk>k-kDl1Ql9l>lEl4BmKwm>mFn5Inn'n/n!n-	o*7o*bo-o'oo5p58p$nppp.p.p;q'XqGqEq=rLr'grpr's<(sCes5s5s5tKt)kt&t$t&tu%u$Du(iu=u$uFuE<v'v'v.v>
w@w_w?sw6w
w6wD/xDtx6xx2
y%=y+cy(y4y8y-&z5Tz,z<z*z{8{/G{/w{({@{I|0[|0|0||A|@}V}4i}}C}1}C1~*u~*~*~~5~146f6B5NM7RԀ-'"U@x-_Ge!DςJE_C5K[kDŽ9.M-|FEH7B$ÆQ&:av'Q%()R3r8߈
- J k%"ω";7<s.Ȋ .%G4m2@Ջ6'M*u*)ˌK9A%{6؍56D.{>33;0o/=Џ& &Gn*ѐ*'!'I(q<ؑ#%IYNr2*2)Cm +$<4\A/Ӕ0*4=_8-֕CH1hFAi#i+D#NhHD5E({%Cʙ<JKH9ߚSMmFJ9MXNK/6{$ם 7
9E#/9Ӟ@
.N4}6.10JS{YϠ)@G.'Eߡ4%SZ;$$*CO#0ˣ%"1:"lF֤!O.<~
ɥ

/3.6b*6ĦNJh$$ا1,/?\:7ר)9@OH
٩42PnQ Ԫ44*_0}:+6-Lz1,̬BB<4=
$0,H;uN:.K#z$.ï/<"*_'+8ް67N*8DZ>??@ڲ-3 	^*BDh*h835i9q.GڷH"k0*3-,FZH+"19%k
<p"g?ʻ0ѻ)8-b(2(=AS4'ʽ9,)I0sԾ7H9h/03!U3s"<V:24F7G~A-56l)4'
&)?P^;:+4f/>0
M;K&8056f792ABA29#S%w%.'4(Fo.(QE)X.*$&KP%c@t+^>((&$BgCCD!P6r7704J3,!),&I3p$=, 1M**74$R#w'*D=3q<<*)E<o<1)-E"s(@@@A7,+:N0h4A)$*N.y*8G!Ai77'0C:tCK[?P'37HA95829k885@MC5.'2V-8,,;JA69595o(4;9?-y9790S9()<BN(BD.B-q.,!B-`/X8PKoA>
<-JAx7PmC6G[0=@0A<E~U);D9135 ;VC$9/5-e9774=;r@3?#/c!+_KA[5NYnPI$c<,!:*Ce- -,&6S4I>	!H*j03*"%'H$p&%//;B/~&.,/1'a$'"$+2J}*++A:1|00#,4*a&! EVp%1#G%k!42"fU)A(
C
;b
"
0
(
6GR+'(E#]#&)S`5u/JJ&;qQOYO]SJ[<'S(&|'
	O 	p	3	.	&	
3+
%_



%

'G6@~-.#'R1z9%=
!J
>l
,
"
C
?W"r3%%9_6{E'
(2K[:HK,^AL
Nh-E;L4aI+2=?3}:#,!=#_Z)'@2h5 )01N;/?)6i####,6P"9/!%Qw(%.%
,35`57(5^yW%&=7Fu%&>Wh))'B)j''*( ,8 !e "     @ @-!!n!-!7!'!*"'I"<q"$""""#'1#(Y#!#E#+#+$ B$c$!$G$Q$$;%$`%Y%+%%&P1&&&8&&'8'4T''''0'0(01(Mb(J(()9))Y)>))?)1*\Q*J*J*9D+0~+q+*!,7L,f,K,7-FO-4-*-+-".S=.C.].F3/.z///1/(0:40o00181a1*2?E2/2+2)283AD3)3"3>3@4DS4+4244&
5445i5F5=5%
636F6Wa616L687;M7777
7	7	777"8'*8#R81v88888 8 
9"9*9	29@<9}9	99	9999::&<:)c::,:2:;%;;;V;t;;#;;;;<
<")<L<Cd<<<<<&
=1=*B=)m=(=&=;= #>D>7_>>>>`>A?X?7l????2?@*@F@5d@9@J@&A0FAwA!AAAA4B$FBkB#~BBBBBCC42CgC
CC
CCC=C)D"8D,[D*D=D2D"$E6GE)~E1EDE%F EF fF5F(F:F!G8=GvGGGGG'G$H97HdqH.HI"I08IiII#III#IJ)#JRMJ J2JJK;4K7pKK-K8K<&L-cLOLHL>*M9iMPM-M."N1QNANJN=ONO@hOMO.OD&P#kP%PP9P<QJLQ-Q,Q>QG1R{yR^RDTS'S+S6S'$T=LT.TTT(T7"U&ZU?U7U(U)"V0LV"}VV.V*V7W$QW&vWBW9W(X>CX6XXX+X#Y#;Y0_Y YYZY''Z5OZ(Z8Z4ZD[Ba[-[4[ \(\$F\k\&\,\\\*]&C]<j]$]$]B]34^;h^,^7^1	_I;_;_N_`&*`=Q`R`@`N#aNrauaQ7bkb9bB/c@rc(c2cLd:\dAd=d@e<XeYeie^Yf`f^g>xgg"g$g0h!9h[hE{hIhNi6Zi;iii9
j%;j8aj;jj+j<k\k6k)lCl<blal8
m/:m=jm<m#m 	nS*n+~n-nEn@oK_o,o4o$
p2p$Op(tpp+p&p!q 1q Rq"sq1q&q&q:r8Qrr#rr3r<sPsmsssFs8t1Dt"vtBtBtu*?u>ju#u4u[v^v7yv7v'vw".w(Qw
zwww7w"wwbx%qx/x/x$x;yXylyFuyyy)yz9%z=_z4zDzD{-\{4{4{4{5)|C_|:||*|0}*P}*{})}(}F}B@~*~*~!~J~$FGk1#'(2P://++J;v+ށR+k&21=B>Aރ >UJm-Є:Q m*(̅!:2 m-҆+>/n+$ ׇ8:1-l3LΈL3h2Lω56R;0Ŋ"2ML@&ۋWZ%v".2!>[v5ˍ8
5:)p $P1(Q+z$#ˏ"$"7Zz@=ِ04:eF>*&4QݒM0f"3C42*g@6Ӕ
!&!HjI>-A&oKH+)ANkN	:KU-.ϘY%X~ 4ՙR
.]/JҚB%h19T,%(5ٜ;>KYI].A8Ξ-->Xl^şF$Xk?Ġ69;Cu8A+47`98Ң98E6~4RM=3+,
/#<S2*å>7-3e!I167n(3}$b>&ƨGYS6^Ja#ݪ#
#%>I)#ɫ8+&@RG۬(K!-mW?%:B`A46!Q?s,2*G>Ḛ`5D$z76G#Lk-T;$W2|I=#F,j#/3).I<x/0$O;>$ʶ?$/6T</ȷ32,_@xD:
9?D'!=ι>K)]*Ѻ*67Q-8>4/2d6`μ:/%jJ#>DV><ھ:+R5~egS,H?L?z-G<u8OL;Q!"++KQwA>5J1G.-HvD~;FGF=)(47T=:H"N)qD.#C\3v,>BYo4%&.	/8,h6' 	*">)a(9.K1%}(#$0He&y94,!<7^>8P'_=_\%J2).EtV 7>?#~$"1#-@n}:$, '*H8s8
 <!Y"{**#4+Q8}3415Q2<3)+AU0500f.%%7CJ(0"4#Pt,&'
J)t! "#
-4b)z=!Vx_hoV'+$Pi -!0R%r.qnl2<7%tM%'(6+_/1&!+KM#!8(Z$((<%7)]!+G
U4p-,*4+C`"9#
(%N2f$'#<%`/()	);X1q7=F#`D5$$$I<gD*'H<L()DC!#+
-Jh<'&%$L"q# %%KD=,,%?ew..1&:<%w()4#%1I{2.1&N?u$)":Si==-7!e135,HAu	2F[q,?Sh|%8L`u	(	?	Y	t			>		2
	0G
	Mx
	M
		6.	5e	*	(	!		
1	7<	/t	.		3	$ 	.E	.t	/	7	-	-9	8g	@	:	C	B`	x		1	+L	.x	/	,	 	3%	^Y	2	0	/		(L		u		F				=		+
	UF
	 
	4
	J
	M=	$	 	$	1	;(	Gd	<	4	3
	YR
	9
	8
	&	CF	-	+	=	+"	2N	V	6		'	$E	Uj	J	*	/6	$f	6	4	*	"	$4	Y	
7<
B*p
6

(
,lg	8


	%
5
UU9}
,!vl	!W(5Br
^	
5
wsqT	
+
|'
&IiQR}
aJ?OJ\|>
*




%YYzAh\Z:
d
vs~s

x9	/pVnYyq
z	-
xV
:Z

&,

iMH*X	gk
o'	G^
	&a(
,
p
	^<^txa
X
 9


R^#-
'

m

"
&=D


	}
\	7N
0{h

wNp|9W.^
	!5
9
nb'
N
kg8z!/	BY0
o	Z-
|

C6o>
H0	b
8


Ad
)5
R
L|J
h]q
m

D
{
$
s
B4i]
|@	

L
	$

};
h
mRKwa

o



d
I	O

	A
	LH	

	l1&5;
;-!/\
G
Y	qe
D<5;



4

e
l
m%	
V

%=Dj}c

l
J	qy
r
vrr



w
/	[

}A*u
)n
_Ti
1
}Uc	O
L
o	?

$LA"7

Yw'z

=F{V
K	|
*G
K/	
"

	
*
4=GM
)
vf
H
5\
y=
M{j
	HO
IR	WA	CO8R
G

P
n	w
C	DGS
e4
3]	0r6v&
?
[lmfY
po	

2VIo

~Q
;v

=		

^


(Fl,
.3
k	y
uV8
6y@_Z
Oh#

u
exe

f~
-	"
b"8
0W7r
yy	_
c
e

E



i	
[t
g
		e&0dXfF	Fk	
4(

	=
nk
f

k]
|It$M
B	1
A	*
!	"
0
K:/]Y/\T
c>LvK


y_L


7H!
dne%

@W
Q
.(
b
w
4	-/
5
x
i,qr
zr|
V#
	-
=j.
:
K
Z
Rm

	v\	
7'{7
HOm_6
i7;|	7	8	jL
=
zb'
W
j0cJymE


8

J0!
M6	W
%1Ul-`<r"]~
e>W
_

9Y
>{
90
$	

	


hth
/P
^h	g},
/
~KM
r
@G]
=2<d6[		
z
G
ra-,	
{=
eX)8W
!

[<zc
	 
|

jM>y?y
Q		Q(e	>
*@

#P
x
	ymy3
6
k
"z?	Y
 %6=
V?
U
s	A%6
fd	8

3
>
tYaj

 
pZV
i[2qa	 	Iq:_9	"$
9

)
			}a{	

d
D	
tR<R
o0	>)+
lP'` @Z"kn

*#
*	2	
t
	`	4@

&d	
Ju.
!A

 !
c~	
A		,>o
jH
qQ	H
	cC

g

t]I	
y	]

c/g4l3
9hx)`P	+x	8N~o
{a#D/
	2O
=j
X]	T.
NW


uGS`A.$T

;
	
>H

CE
	r
K!
x5g'
	 L
tO7|-	8
g
O
nV(M:*?
@%m	&

oF

go>
qPc*iE
	;
S	>

ug
j
^	N	~%
B
	I

O

	s	t'
1
H
K?
X }^='
w
\XWTE
<8f5
_	l
9v
m

ZAmK 
vl2
Yen

.

7<.6
2	~xp@M
#
'
$	1	&	dZB

~	%S
[+


Is^)&1p
E(
|%
duu


		jip	q	oSG@
`R!	
E
	d]&N6_/T`
[l$PJ
.	Z	-
aU
H


o=
o3d

l
d
9
2
+x
_N
0M(

XB\i
%6
153	-4
ZGWq
tzZpD
E
	

c~Z

w}
	
5
v.FT

	

>t
M	~N3	A+*
9
2
CuCx1;Ha?
 	

	5	IFd
<

N	 TQf`uU(
a>n|x LP	ym
	/
)
)sP

D3+	^
J
[2	U!)	81SDfK
%$
d
g
^
	
D		F
I<

.
9	
f%-i3#c	M
b3!
s	E	%!F
	S
L	
?%
41	^r	C		e0
.+c

%F
;kn		h*w
V
	u

YF&

tBnrSR
p~'O

20	*XU:
	
	~ 


[}


+~<K	b`


:R
up2

HN
3M4		
CjPG		

	

	I
L

-	}
		7	fz
lI
e
2^LE


		
!HZ!:

 
81$\E:

	
9C`
obf
bQR/V^4-J#	
>h,{	a_[ZGS			n
4
	D.
	<	#
]X
sZ
<f	,	
U	j<

@*
	-	 
	f	cGJT;]S


b?K"
B
		;	C	
[
!
_
P
C	
3#		Mg
e
q(s
EH-yDV,	
nNW
XXuL`
^O	

8	E7g3
T/
_

p{p	s
|v'#s

0p"9?<?		)V

 TG(T	w`
S,Sk
f7
+
q	]	uiD)
]h	?S7
'FE
9c
PzM
g=C
@X
n
te

@	C
LU$A
{2s
MK76$r*	:	+
p
Cks_a
YIl
j`	{p0Uh

W{:PPP?7
U
_	h}m
A]


jmK
~AW
1[
@'	X
PC
a
	yQwQkZq\
O	'	>	(?z	^
Qx

#
b	*
VF
H\:k
"\R
:
*t/a]'
N	]+
JD
v	HQ
U;
	}d
wq
#"TNww
W\B,'C:6I[vU
jw4bc=f9m+
q	

.f
R@I;`)
J
fx
5b1&)	i
w	
Zc)
a
V
`FZ
[
NTO$T2
]	7g	}	^ 
j	

'O/
Mb
lvoijET
Q
St
82A
hw
++	Y@Bx
dKO
}.FgPw
#B
E


Cg



cDB<n"
h

a
=:
~
J


e	z*
&U},	kF5~l&_
P
[j	

b/KE@[
b)\
(	
1R"N
,6.
.SI	
KO1$

#|VV	3&(N,
N	n{
BQ
bFuR
>\
A#
F
{	

DB
m#U	2Y{$;



Js3mh4	v


@/
)	Jr
b7
@
	&
:Q
Y
s
LY
SJ&
S
2"	r

|r6
	Xc
2

,hW	(
}

X4W
i
-Q$`pU4Fr\G

_4L_



	1 x+ovq	k>S

|R
6
%	v
	

t
+

`
<Q
:E8_JG9
eIE0B&S[

X
U
0	"kk8fb
l	=(
u





	;

q.,	

:(

H	)O
P
5e
+t	z

t

nV
n

	{~
$
,
x
{
x		
uz4`	XG(ID

sz
gp1	
yMk#	
u	
W
		Xd!G	N	y
T`

h#

?v
3L+Y6zkC
L$s	Q%
\"		3
	|0J		Ba;1
?-
D5
M


 
i
)
iu5	A
o
<Q;3Bzm$.\


-	
;
R
T[

K+
i	?"	m	t	{		,
H
\
p




ԛ



$
H
l




М


4
H
\
x



Н



 
4
H
\
p


̞




0
L
p



؟
	
	+		

	
(	
J	k						#


1	


a	.	
	
	
	
	

	


C	t	1	6		
'	)j	
}	8	$	
	&
?	'
i		&			
	*	'


h	


	m
	
&	
E	$
k		

	


		:o	:		
	!/			  TI CodeComposer Studio syntax compatibility mode			[default is %d]
			[default is %s]
		            Default: %s


			specify variant of SPARC architecture
-bump			warn when assembler switches architectures
-sparc			ignored
--enforce-aligned-data	force .long, etc., to be aligned correctly
-relax			relax jumps and branches (default)
-no-relax		avoid changing any jumps and branches

	%s 
 NDS32-specific assembler options:

 input file    	: %s
 options passed	: 
 output file   	: %s
 target        	: %s
 time stamp    	: %s


-no-relax		don't relax relocations
			

BPF options:

CPU model options:
  -march=CPU[+EXT...][-EXT...]
			  generate code for CPU, where CPU is one of:

Compatibility options:
  -local-prefix=TEXT	  treat labels prefixed by TEXT as local
  -colonless		  permit colonless labels
  -sdcc			  accept SDCC specific instruction syntax
  -fp-s=FORMAT		  set single precision FP numbers format
  -fp-d=FORMAT		  set double precision FP numbers format
Where FORMAT one of:
  ieee754		  IEEE754 compatible (depends on directive)
  half			  IEEE754 half precision (16 bit)
  single		  IEEE754 single precision (32 bit)
  double		  IEEE754 double precision (64 bit)
  zeda32		  Zeda z80float library 32 bit format
  math48		  48 bit format from Math48 library

Default: -march=z80+xyhl+infc

D30V options:
-O                      Make adjacent short instructions parallel if possible.
-n                      Warn about all NOPs inserted by the assembler.
-N                      Warn about NOPs inserted after word multiplies.
-c                      Warn about symbols whose names match register names.
-C                      Opposite of -C.  -c is the default.

TIC4X options:
  -mcpu=CPU  -mCPU        select architecture variant. CPU can be:
                            30 - TMS320C30
                            31 - TMS320C31, TMS320LC31
                            32 - TMS320C32
                            33 - TMS320VC33
                            40 - TMS320C40
                            44 - TMS320C44
  -mrev=REV               set cpu hardware revision (integer numbers).
                          Combinations of -mcpu and -mrev will enable/disable
                          the appropriate options (-midle2, -mlowpower and
                          -menhanced) according to the selected type
  -mbig                   select big memory model
  -msmall                 select small memory model (default)
  -mregparm               select register parameters (default)
  -mmemparm               select memory parameters
  -midle2                 enable IDLE2 support
  -mlowpower              enable LOPOWER and MAXSPEED support
  -menhanced              enable enhanced opcode support

s12z options:
                                         constraint violations
                                         for constraint violations
                                         instructions might violate constraints
                                         might violate constraints
                          EXTENSION is combination of (possibly "no"-prefixed):
                          Registers will not need any prefix.
                          Registers will require a `$'-prefix.
                          check TLS relocation
                          emulate output (default %s)
                          generate ELF common symbols with STT_COMMON type
                          generate GNU Build notes if none are present in the input
                          generate relax relocations
                          generate x86 used ISA and feature properties
                          use AT&T/Intel mnemonic (AT&T syntax only)
                Record the cpu type
        -EB		assemble code for a big-endian cpu
        -EL		assemble code for a little-endian cpu
        -FIXDD		fix data dependencies
        -G gpnum	assemble code for setting gpsize, default is 8 bytes
        -KPIC		generate PIC
        -NWARN		do not print warning message when fixing data dependencies
        -O0		do not perform any optimizations
        -SCORE3		assemble code for target SCORE3
        -SCORE5		assemble code for target SCORE5
        -SCORE5U	assemble code for target SCORE5U
        -SCORE7		assemble code for target SCORE7 [default]
        -USE_R1		assemble code for no warning message when using temp register r1
        -V 		Sunplus release version
        -march=score3	assemble code for target SCORE3
        -march=score7	assemble code for target SCORE7 [default]
    ops were:    %s   did you mean this?   other valid variant(s):  --32/--64               generate 32bit/64bit object
  --32/--64/--x32         generate 32bit/64bit/x32 object
  --MD FILE               write dependency information in FILE (default none)
  --alternate             initially turn on alternate macro syntax
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi|zstd}]
                          compress DWARF debug sections
  --debug-prefix-map OLD=NEW
                          map OLD to NEW in debug information
  --defsym SYM=VAL        define symbol SYM to given value
  --disp-size-default-22    branch displacement with unknown size is 22 bits (default)
  --disp-size-default-32    branch displacement with unknown size is 32 bits
  --divide                do not treat `/' as a comment character
  --divide                ignored
  --dump-config           display how the assembler is configured and then exit
  --elf-stt-common=[no|yes]   --execstack             require executable stack for this object
  --fatal-warnings        treat warnings as errors
  --fdpic                 generate an FDPIC object file
  --fix-v4bx              Allow BX in ARMv4 code
  --gcodeview             generate CodeView debugging information
  --gdwarf-<N>            generate DWARF<N> debugging information. 2 <= <N> <= 5
  --gdwarf-cie-version=<N> generate version 1, 3 or 4 DWARF CIEs
  --gdwarf-sections       generate per-function section names for DWARF line information
  --generate-missing-build-notes=[no|yes]   --gsframe               generate SFrame stack trace information
  --gstabs                generate STABS debugging information
  --gstabs+               generate STABS debug info with GNU extensions
  --hash-size=<N>         ignored
  --help                  show all assembler options
  --info                  don't suppress information messages
  --itbl INSTTBL          extend instruction set to include instructions
                          matching the specifications defined in file INSTTBL
  --listing-cont-lines    set the maximum number of continuation lines used
                          for the output data column of the listing
  --listing-lhs-width     set the width in words of the output data column of
                          the listing
  --listing-lhs-width2    set the width in words of the continuation lines
                          of the output data column; ignored if smaller than
                          the width of the first line
  --listing-rhs-width     set the max width in characters of the lines from
                          the source file
  --m32bit-doubles  [default]
  --m32bit-doubles [default]
  --m64bit-doubles
  --m64bit-doubles  Source code uses 64-bit doubles
  --march=<arch>		Generate code for <arch>.  Valid choices for <arch>
				are v0_v10, v10, v32 and common_v10_v32.
  --mbig-endian-data
  --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu>
  --mg10            Enable support for G10 variant
  --mg13            Selects the G13 core.
  --mg14            Selects the G14 core [default]
  --mint-register=<value>
  --mlittle-endian-data [default]
  --mno-allow-string-insns  --mpid
  --mrelax
  --mrelax          Enable link time relaxation
  --mrl78           Alias for --mg14
  --msmall-data-limit
  --multibyte-handling=<method>
                          what to do with multibyte characters encountered in the input
  --muse-conventional-section-names
  --muse-renesas-section-names [default]
  --no-info               suppress information messages
  --no-underscore         User symbols do not have any prefix.
  --nocompress-debug-sections
                          don't compress DWARF debug sections
  --noexecstack           don't require executable stack for this object
  --pic			Enable generation of position-independent code.
  --reduce-memory-overheads ignored
  --scfi=experimental     Synthesize DWARF CFI for hand-written asm
                          (experimental support)
  --sectname-subst        enable section name substitution sequences
  --size-check=[error|warning]
			  ELF .size directive check (default --size-check=error)
  --statistics            print various measured statistics from execution
  --strip-local-absolute  strip local absolute symbols
  --target-help           show target specific options
  --traditional-format    Use same format as native assembler when possible
  --underscore            User symbols are normally prepended with underscore.
  --version               print assembler version number and exit
  --warn                  don't suppress warnings
  -D                      produce assembler debugging messages
  -EB                     assemble code for a big-endian cpu
  -EB                     assemble for a big endian system (default)
  -EL                     assemble for a little endian system
  -EB  -mbig-endian		generate big-endian output
  -EB,-big                produce big endian code and data
  -EL                     assemble code for a little-endian cpu
  -EL  -mlittle-endian		generate little-endian output
  -EL, -mel or -little    Produce little endian output
  -EB, -meb or -big       Produce big endian output
  -mpic			  Generate PIC
  -mno-fp-as-gp-relax	  Suppress fp-as-gp relaxation for this file
  -mb2bb-relax		  Back-to-back branch optimization
  -mno-all-relax	  Suppress all relaxation for this file
  -EL,-little             produce little endian code and data
  -I DIR                  add DIR to search list for .include directives
  -Ip                     synonym for -ignore-parallel-conflicts
  -J                      don't warn about signed overflow
  -K                      warn when differences altered for long displacements
  -KPIC                   generate PIC
  -L, --keep-locals       keep local symbols (e.g. starting with `L')
  -M, --mri               assemble in MRI compatibility mode
  -N                      Warn when branches are expanded to jumps.
  -O                      try to optimize code.  Implies -parallel
  -O1,			  Optimize for performance
  -Os			  Optimize for space
  -Q                      ignored
  -Q                      ignored
  -V                      print assembler version number
  -Q                      ignored
  -V                      print assembler version number
  -EB/-EL                 generate big-endian/little-endian code
  --32/--64               generate 32bit/64bit code
  -Qy, -Qn                ignored
  -V                      print assembler version number
  -k                      ignored
  -R                      fold data section into text section
  -V                      print assembler version number
  -Qy, -Qn                ignored
  -W, --no-warn           suppress warnings
  -Wnp                    synonym for -no-warn-explicit-parallel-conflicts
  -Wnuh                   synonym for -no-warn-unmatched-high
  -Wp                     synonym for -warn-explicit-parallel-conflicts
  -Wuh                    synonym for -warn-unmatched-high
  -X                      ignored
  -Z                      generate object file even after errors
  -c                      print a warning if a comment is found
  -f                      skip whitespace and comment preprocessing
  -fixed-special-register-names
                          Allow only the original special register names.
  -force2bsr  -mforce2bsr	transform jbsr to bsr
  -fpic  -pic			generate position-independent code
  -g, --gen-debug         generate debugging information
  -globalize-symbols      Make all symbols global.
  -gnu-syntax             Turn off mmixal syntax compatibility.
  -h, -H                  Don't execute, print this help text.  Deprecated.
  -h-tick-hex              Support H'00 style hex constants
  -ignore-parallel-conflicts            do not check parallel instructions
  -jsri2bsr  -mjsri2bsr		transform jsri to bsr
  -linker-allocated-gregs If there's no suitable GREG definition for the                          operands of an instruction, let the linker resolve.
  -m%s%s
  -m32r                   disable support for the m32rx instruction set
  -m32r2                  support the extended m32r2 instruction set
  -m32rx                  support the extended m32rx instruction set
  -m4byte-align             Mark the binary as using 32-bit alignment (default)
  -m8byte-align             Mark the binary as using 64-bit alignment
  -mEA
  -mbarrel-shifter
  -mbarrel_shifter
  -mcrc
  -mdsp-packa
  -mdsp_packa
  -mdvbf
  -mld-extension-reg-mask
  -mlock
  -mmac-24
  -mmac-d16
  -mmac_24
  -mmac_d16
  -mmin-max
  -mmin_max
  -mmul64
  -mno-mpy
  -mnorm
  -mrtsc
  -msimd
  -mswap
  -mswape
  -mtelephony
  -muser-mode-only
  -mxy
  -mN - do not insert NOPs after changing interrupts (default)
  -mQ - enable relaxation at assembly time. DANGEROUS!
  -mP - enable polymorph instructions
  -mU - for an instruction which changes interrupt state, but where it is not
        known how the state is changed, do not warn/insert NOPs
  -mY - do not warn about missing NOPs after changing interrupts
  -m[no-]%-17sEnable/Disable %s
  -mach=<name>             Set the H8300 machine type to one of:
                           h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
  -madd-bnd-prefix        add BND prefix for all valid branches
  -malign-branch-boundary=NUM (default: 0)
                          align branches within NUM byte boundary
  -malign-branch-prefix-size=NUM (default: 5)
                          align branches with NUM prefixes per instruction
  -malign-branch=TYPE[+TYPE...] (default: jcc+fused+jmp)
                          TYPE is combination of jcc, fused, jmp, call, ret,
                           indirect
                          specify types of branches to align
  -mall-ext		  Turn on all extensions and instructions support
  -mall-opcodes    accept all AVR opcodes, even if not supported by MCU
  -mno-skip-bug    disable warnings for skipping two-word instructions
                   (default for avr4, avr5)
  -mno-wrap        reject rjmp/rcall instructions with 8K wrap-around
                   (default for avr3, avr5)
  -mrmw            accept Read-Modify-Write instructions
  -mlink-relax     generate relocations for linker relaxation (default)
  -mno-link-relax  don't generate relocations for linker relaxation.
  -mgcc-isr        accept the __gcc_isr pseudo-instruction.
  -mno-dollar-line-separator
                   do not treat the $ character as a line separator.
  -mamd64                 accept only AMD64 ISA [default]
  -march=ARCH			select architecture ARCH:  -march=ARCH             enable instructions from architecture ARCH
  -march=CPU[,+EXTENSION...]
                          generate code for CPU and EXTENSION, CPU is one of:
  -march=ms1-16-002         allow ms1-16-002 instructions (default)
  -march=ms1-16-003         allow ms1-16-003 instructions
  -march=ms1-64-001         allow ms1-64-001 instructions
  -march=ms2                allow ms2 instructions 
  -mavxscalar=[128|256] (default: 128)
                          encode scalar AVX instructions with specific vector
                           length
  -mbig-endian            generate big-endian code
  -mbig-obj               generate big object files
  -mbranch-stub			enable branch stubs for PC-relative calls
  -mbranches-within-32B-boundaries
                          align branches within 32 byte boundary
  -mcache			enable cache prefetch instruction
  -mcp				enable coprocessor instructions
  -mcpu=<cpu[-sirevision]> specify the name of the target CPU
  -mcpu=CPU			select processor CPU:  -mdata-region={none|lower|upper|either} - select region data will be
    placed in.
  -mdollar-hex            the prefix '$' instead of '0x' is used to indicate literal hexadecimal constants
  -mdsbt                  code uses DSBT addressing
  -mdsp				enable DSP instructions
  -medsp			enable enhanced DSP instructions
  -melrw			enable extended lrw (CK800 only)
  -mevexlig=[128|256|512] (default: 128)
                          encode scalar EVEX instructions with specific vector
                           length
  -mevexrcig=[rne|rd|ru|rz] (default: rne)
                          encode EVEX instructions with specific EVEX.RC value
                           for SAE-only ignored instructions
  -mevexwig=[0|1] (default: 0)
                          encode EVEX instructions with specific EVEX.W value
                           for EVEX.W bit ignored instructions
  -mextension               enable extension opcode support
  -mfdpic                  assemble for the FDPIC ABI
  -mfence-as-lock-add=[no|yes] (default: no)
                          encode lfence, mfence and sfence as
                           lock addl $0x0, (%%{re}sp)
  -mfloat-abi=ABI		select float ABI:  -mgcc-abi                 Mark the binary as using the old GCC ABI
  -mhard-float			enable hard float instructions
  -mhard-float              Mark the binary as using FP insns (default for e2v3 and up)
  -mindex-reg             support pseudo index registers
  -mintel64               accept only Intel64 ISA
  -mip2022               restrict to IP2022 insns 
  -mip2022ext            permit extended IP2022 insn
  -mistack			enable interrupt stack instructions
  -ml - enable large code model
  -mlabr  -mliterals-after-br	emit literals after branch instructions
  -mlaf  -mliterals-after-func	emit literals after each function
  -mlfence-after-load=[no|yes] (default: no)
                          generate lfence after load
  -mlfence-before-indirect-branch=[none|all|register|memory] (default: none)
                          generate lfence before indirect near branch
  -mlfence-before-ret=[none|or|not|shl|yes] (default: none)
                          generate lfence before ret
  -mlittle-endian         generate little-endian code
  -mljump			transform jbf, jbt, jbr to jmpi (CK800 only)
  -mmnemonic=[att|intel]   -mmp				enable multiprocessor instructions
  -mn - insert a NOP after changing interrupts
  -mnaked-reg             don't require `%%' prefix for registers
  -mno-bcond17		  disable b<cond> disp17 instruction
  -mno-branch-stub
  -mno-dsbt               code does not use DSBT addressing
  -mno-elrw
  -mno-fdpic/-mnopic       disable -mfdpic
  -mno-istack
  -mno-labr  -mnoliterals-after-br
  -mno-laf  -mno-literals-after-func
  -mno-ljump
  -mno-pic                code addressing is position-dependent
  -mno-stld23		  disable st/ld offset23 instruction
  -mnolrw  -mno-lrw		implement lrw as movih + ori
  -momit-lock-prefix=[no|yes] (default: no)
                          strip all lock prefixes
  -moperand-check=[none|error|warning] (default: warning)
                          check operand combinations for validity
  -mpic                   code addressing is position-independent
  -mpid=far               code uses position-independent data addressing,
                            GOT accesses use far DP addressing
  -mpid=near              code uses position-independent data addressing,
                            GOT accesses use near DP addressing
  -mpid=no                code uses position-dependent data addressing
  -mreg-prefix=PREFIX     set a prefix used to indicate register names (default none)
  -mrelax                   Enable relaxation
  -mrelax                 enable relaxation
  -mrelax-relocations=[no|yes]   -mrh850-abi               Mark the binary as using the RH850 ABI (default)
  -msecurity			enable security instructions
  -mshared                disable branch optimization for shared code
  -msilicon-errata=<name>[,<name>...] - enable fixups for silicon errata
  -msilicon-errata-warn=<name>[,<name>...] - warn when a fixup might be needed
   supported errata names: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19
  -msoft-float              Mark the binary as not using FP insns (default for pre e2v3)
  -msse-check=[none|error|warning] (default: none)
                          check SSE instructions
  -msse2avx               encode SSE instructions with VEX prefix
  -msyntax=[att|intel] (default: att)
                          use AT&T/Intel syntax
  -mthin-add-sub	  Convert a pair of R_LARCH_ADD32/64 and R_LARCH_SUB32/64 to
			  R_LARCH_32/64_PCREL as much as possible
			  The option does not affect the generation of R_LARCH_32_PCREL
			  relocations in .eh_frame
  -mignore-start-align	  Ignore .align if it is at the start of a section. This option
			  can't be used when partial linking (ld -r).
  -mtls-check=[no|yes]   -mtrust			enable trust instructions
  -mtune=CPU              optimize for CPU, CPU is one of:
  -mu - for an instruction which changes interrupt state, but where it is not
        known how the state is changed, warn/insert NOPs (default)
        -mn and/or -my are required for this to have any effect
  -muse-unaligned-vector-move
                          encode aligned vector move as unaligned vector move
  -mv850                    The code is targeted at the v850
  -mv850e                   The code is targeted at the v850e
  -mv850e1                  The code is targeted at the v850e1
  -mv850e2                  The code is targeted at the v850e2
  -mv850e2v3                The code is targeted at the v850e2v3
  -mv850e2v4                Alias for -mv850e3v5
  -mv850e3v5                The code is targeted at the v850e3v5
  -mvdsp			enable vector DSP instructions
  -mvexwig=[0|1] (default: 0)
                          encode VEX instructions with specific VEX.W value
                           for VEX.W bit ignored instructions
  -mwarn-signed-overflow    Warn if signed immediate values overflow
  -mwarn-unsigned-overflow  Warn if unsigned immediate values overflow
  -mx86-used-note=[no|yes]   -my - warn about missing NOPs after changing interrupts (default)
  -n                      do not optimize code alignment
  -O{012s}                attempt some code optimizations
  -q                      quieten some warnings
  -nIp                    synonym for -no-ignore-parallel-conflicts
  -no-bitinst             disallow the M32R2's extended bit-field instructions
  -no-expand              Do not expand GETA, branches, PUSHJ or JUMP
                          into multiple instructions.
  -no-force2bsr  -mno-force2bsr
  -no-ignore-parallel-conflicts         check parallel instructions for
  -no-jsri2bsr  -mno-jsri2bsr
  -no-merge-gregs         Do not merge GREG definitions with nearby values.
  -no-pad-sections        do not pad the end of sections to alignment boundaries
  -no-parallel            disable -parallel
  -no-predefined-syms     Do not provide mmixal built-in constants.
                          Implies -fixed-special-register-names.
  -no-warn-explicit-parallel-conflicts  do not warn when parallel
  -no-warn-unmatched-high do not warn about missing low relocs
  -nocpp                  ignored
  -nosched                  disable scheduling restrictions
  -o OBJFILE              name the object-file output OBJFILE (default a.out)
  -parallel               try to combine instructions in parallel
  -relax                  Create linker relaxable code.
  -s                      ignored
  -w                      ignored
  -warn-explicit-parallel-conflicts     warn when parallel instructions
  -warn-unmatched-high    warn when an (s)high reloc has no matching low reloc
  -x                      Do not warn when an operand to GETA, a branch,
                          PUSHJ or JUMP is not known to be within range.
                          The linker will catch any errors.  Implies
                          -linker-allocated-gregs.  -xauto		  automagically remove dependency violations (default)
  -xnone		  turn off dependency violation checking
  -xdebug		  debug dependency violation checker
  -xdebugn		  debug dependency violation checker but turn off
			  dependency violation checking
  -xdebugx		  debug dependency violation checker and turn on
			  dependency violation checking
  @FILE                   read options from FILE
 %s; (default) *input_line_pointer == '%c' 0x%02x
 AArch64-specific assembler options:
 ARM-specific assembler options:
 Blackfin specific assembler options:
 FR30 specific command line options:
 GNU assembler version %s (%s)
	 using BFD version %s. H8300-specific assembler options:
 M32C specific command line options:
 M32R specific command line options:
 MMIX-specific command line options:
 Meta specific command line options:
 MicroBlaze specific assembler options:
 RL78 specific command line options:
 RX specific command line options:
 Score-specific assembler options:
 V850 options:
 XSTORMY16 specific command line options:
 Z8K options:
  -z8001                  generate segmented code
  -z8002                  generate unsegmented code
  -linkrelax              create linker relaxable code
 branch relocation truncate (0x%x)  [-2^9 ~ 2^9-1] branch relocation truncate (0x%x) [-2^19 ~ 2^19-1] branch relocation truncate (0x%x) [-2^9 ~ 2^9-1]!%s does not use a sequence number!samegp reloc against symbol without .prologue: %s"%u" (instance number %u of a %s label)".else" without matching ".if"".elseif" after ".else"".elseif" without matching ".if"".endif" without ".if"# Example of `%s' instructions
	.sect .text
_start:
# bars register# conflicts length#4 not valid on H8/300.#<imm16>#<imm8>#<mask>$DPR_BYTE not supported in this context$DPR_GOT not supported in this context$DPR_HWORD not supported in this context$DPR_WORD not supported in this context$DSBT_INDEX must be used with __c6xabi_DSBT_BASE$DSBT_INDEX not supported in this context$GOT not supported in this context$PCR_OFFSET not supported in this context$dbg and $depc are disabled when DEBUG is off$hi and $lo are disabled when MUL and DIV are off$mb0, $me0, $mb1, and $me1 are disabled when COP is off%% operator needs absolute expression%%%s() must be outermost term in expression%%hi16/%%lo16 only applies to .short or .hword%%hi8 only applies to .byte%d error%d errors%d warning%d warnings%s %s -- `%s'%s -- statement `%s' ignored%s NOP inserted%s `%s' already has an alias `%s'%s argument must be a string%s at operand %d -- `%s'%s directive has no name%s for `%s'%s for instruction '%s'%s howto doesn't match size/pcrel in gas%s instruction does not accept a .b suffix%s instruction, operand %d doesn't match%s is enabled by vle flag%s is not used for the selected target%s may not occupy the delay slot of another branch insn.%s must be %d at operand %d -- `%s'%s must have a constant value%s not disabled by vle flag%s not supported in MIPS16 mode%s offset %d out of range %d to %d%s out of range %d to %d at operand %d -- `%s'%s register same as write-back base%s relocations do not fit in %d byte%s relocations do not fit in %d bytes%s relocations do not fit in %u byte%s relocations do not fit in %u bytes%s requires value 0-2 as operand 1%s second argument cannot be a negative number %d%s section is supported only by GNU and FreeBSD targets%s symbol recursion stopped at second appearance of '%s'%s unsupported%s unsupported as instruction fixup%s unsupported on this instruction%s used for a symbol not defined in the same file%s without %s%s%d-%s%d expected at operand %d -- `%s'%s, %s, generating bad object file
%s, treating warnings as errors%s: attempt to rotate the PC register%s: global symbols not supported in common sections%s: no such section%s: output of 1st instruction is the same as an input to 2nd instruction - is this intentional ?%s: output of 2nd instruction is the same as an input to 1st instruction - is this intentional ?%s: total time in assembly: %ld.%06ld
%s: unexpected function type: %d%s: unrecognized processor name%s: would close weakref loop: %s%s:%u: add %d%s at 0x%llx to align %s within %d-byte boundary
%s:%u: add %d%s-byte nop at 0x%llx to align %s within %d-byte boundary
%s:%u: add additional %d%s at 0x%llx to align %s within %d-byte boundary
%s:%u: bad return from bfd_install_relocation: %x%s; using default for `%s'%u-byte relocation cannot be applied to %u-byte field'%.*s' instruction not at start of execute packet'%.*s' instruction not in a software pipelined loop'%.*s' instruction not supported on this architecture'%.*s' instruction not supported on this functional unit'%.*s' instruction not supported on this functional unit for this architecture'%s' can't be a weak_definition (currently only supported in sections of type coalesced)'%s' can't be a weak_definition (since it is undefined)'%s' is not repeatable. Resulting behavior is undefined.'%s' is only available in DD2.0 or higher.'%s' may not be bundled with other instructions.'%s' only supports RIP-relative address'%s' previously declared as '%s'.'%s': only the NOP instruction can be issued in parallel on the m32r')' required',' expected'APSR', 'CPSR' or 'SPSR' expected'ASR' required'H' modifier only valid for accumulator registers'L' modifier not valid for this instruction'LSL' or 'ASR' required'LSL' required'MFC_RdTagMask' (channel 12) is only available in DD2.0 or higher.'P', 'N' or 'Z' flags may only be specified when accumulating'ROR' shift is not permitted'SPU_RdEventMask' (channel 11) is only available in DD2.0 or higher.'UXTW' not allowed here'UXTW' required'[' expected'[' expected after PLD mnemonic'[' expected after PLI mnemonic'\%c' in quoted symbol name; behavior may change in the future']' expected'd' register must be in range 0-15'q' register must be in range 0-7'rsp' register cannot be used's' register must be in range 0-31'||' after predicate'||' not followed by instruction'||^' without previous SPMASK'}' expected at end of 'option' field(PC)+ unpredictable(Requires %s; requested architecture is %s.)(default: att)
(default: intel)
(default: no)
(default: yes)
(plt) is only valid on branch targets(unknown)*<abs8>-%s conflicts with the other architecture options, which imply -%s-(PC) unpredictable-- unterminated string--absolute-literals option not supported in this Xtensa configuration--compress-debug-sections=%s is unsupported--compress-debug-sections=zstd: gas is not built with zstd support--density option is ignored--fdpic			generate an FDPIC object file
--generics is deprecated; use --transform instead--gstabs is not supported for ia64--no-density option is ignored--no-generics is deprecated; use --no-transform instead--no-relax is deprecated; use --no-transform instead--no-underscore is invalid with a.out format--nops needs a numeric argument--pic is invalid for this object format--relax is deprecated; use --transform instead-32			create 32 bit object file
-64			create 64 bit object file
-32			create o32 ABI object file%s
-64			create 64 ABI object file%s
-EL			generate code for a little endian machine
-EB			generate code for a big endian machine
--little-endian-data	generate code for a machine having big endian
                        instructions and little endian data.
-G may not be used in position-independent code-G may not be used with SVR4 PIC code-G may not be used with abicalls-G n            Put data <= n bytes in the small data area
-G not supported in this configuration-K PIC                  set EF_PPC_RELOCATABLE_LIB in ELF flags
-KPIC			generate PIC
-V			print assembler version number
-undeclared-regs	ignore application global register usage without
			appropriate .register directive (default)
-no-undeclared-regs	force error on application global register usage
			without appropriate .register directive
--dcti-couples-detect	warn when an unpredictable DCTI couple is found
-q			ignored
-Qy, -Qn		ignored
-s			ignored
-KPIC, -call_shared	generate SVR4 position independent code
-call_nonpic		generate non-PIC code that can operate with DSOs
-mvxworks-pic		generate VxWorks position independent code
-non_shared		do not generate code that can operate with DSOs
-xgot			assume a 32 bit GOT
-mpdr, -mno-pdr		enable/disable creation of .pdr sections
-mshared, -mno-shared   disable/enable .cpload optimization for
                        position dependent (non shared) code
-mabi=ABI		create ABI conformant object file for:
-Qy, -Qn                ignored
-R option not supported on this target.-TSO			use Total Store Ordering
-PSO			use Partial Store Ordering
-RMO			use Relaxed Memory Ordering
-V                      print assembler version number
-a32                    generate ELF32/XCOFF32
-a64                    generate ELF64/XCOFF64
-l			use 1 word for refs to undefined symbols [default 2]
-pic, -k		generate position independent code
-S			turn jbsr into jsr
--pcrel                 never turn PC-relative branches into absolute jumps
--register-prefix-optional
			recognize register names without prefix character
--bitwise-or		do not treat `|' as a comment character
--base-size-default-16	base reg without size is 16 bits
--base-size-default-32	base reg without size is 32 bits (default)
--disp-size-default-16	displacement with unknown size is 16 bits
--disp-size-default-32	displacement with unknown size is 32 bits (default)
-m403                   generate code for PowerPC 403
-m405                   generate code for PowerPC 405
-m440                   generate code for PowerPC 440
-m464                   generate code for PowerPC 464
-m476                   generate code for PowerPC 476
-m601                   generate code for PowerPC 601
-m7400, -m7410, -m7450, -m7455
                        generate code for PowerPC 7400/7410/7450/7455
-m750cl, -mgekko, -mbroadway
                        generate code for PowerPC 750cl/Gekko/Broadway
-m821, -m850, -m860     generate code for PowerPC 821/850/860
-mCPU			equivalent to -march=CPU -mtune=CPU. Deprecated.
-no-mCPU		don't generate code specific to CPU.
			For -mCPU and -no-mCPU, CPU must be one of:
-mPIC           Mark generated file as using large position independent code
-m[no-]%-16s enable/disable %s architecture extension
-ma2                    generate code for A2 architecture
-maltivec               generate code for AltiVec
-many                   generate code for any architecture (PWR/PWRX/PPC)
-march=%s is not compatible with the selected ABI-march=<arch>		set architecture
-mcpu=<cpu>		set cpu [default %s]
-mbig, -mbig-endian, -be
                        generate code for a big endian machine
-mbooke                 generate code for 32-bit PowerPC BookE
-mcell                  generate code for Cell Broadband Engine architecture
-mcom                   generate code for Power/PowerPC common instructions
-mcpu=<CPU version>       Specify the CPU version
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mcrc			generate CRC instructions
-mno-crc		do not generate CRC instructions
-mdialect=%s is not valid.  Expected normal or pseudoc-mdouble        Mark generated file as using double precision FP insns
-mdsp			generate DSP instructions
-mno-dsp		do not generate DSP instructions
-mdspr2			generate DSP R2 instructions
-mno-dspr2		do not generate DSP R2 instructions
-mdspr3			generate DSP R3 instructions
-mno-dspr3		do not generate DSP R3 instructions
-mdword         Mark generated file as using a 8-byte stack alignment
-me <filename>            Redirect errors to a file
-me300                  generate code for PowerPC e300 family
-me500, -me500x2        generate code for Motorola e500 core complex
-me500mc,               generate code for Freescale e500mc core complex
-me500mc64,             generate code for Freescale e500mc64 core complex
-me5500,                generate code for Freescale e5500 core complex
-me6500,                generate code for Freescale e6500 core complex
-memb                   set PPC_EMB bit in ELF flags
-merrors-to-file <filename>
-mfar-mode | -mf          Use extended addressing
-mfdpic         Assemble for the FDPIC ABI
-mfix-loongson2f-jump	work around Loongson2F JUMP instructions
-mfix-loongson2f-nop	work around Loongson2F NOP errata
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata
-mfix-vr4120		work around certain VR4120 errata
-mfix-vr4130		work around VR4130 mflo/mfhi errata
-mfix-24k		insert a nop after ERET and DERET instructions
-mfix-cn63xxp1		work around CN63XXP1 PREF errata
-mfix-r5900		work around R5900 short loop errata
-mgp32			use 32-bit GPRs, regardless of the chosen ISA
-mfp32			use 32-bit FPRs, regardless of the chosen ISA
-msym32			assume all symbols have 32-bit values
-O0			do not remove unneeded NOPs, do not swap branches
-O, -O1			remove unneeded NOPs, do not swap branches
-O2			remove unneeded NOPs and swap branches
--trap, --no-break	trap exception on div by 0 and mult overflow
--break, --no-trap	break exception on div by 0 and mult overflow
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata, default
-mfix-loongson3-llsc	work around Loongson3 LL/SC errata, default
-mno-fix-loongson3-llsc	disable work around Loongson3 LL/SC errata
-mfpr-32        Mark generated file as only using 32 FPRs
-mfpr-64        Mark generated file as using all 64 FPRs
-mfuture                generate code for 'future' architecture
-mginv			generate Global INValidate (GINV) instructions
-mno-ginv		do not generate Global INValidate instructions
-mgpr-32        Mark generated file as only using 32 GPRs
-mgpr-64        Mark generated file as using all 64 GPRs
-mhard-float		allow floating-point instructions
-msoft-float		do not allow floating-point instructions
-msingle-float		only allow 32-bit floating-point operations
-mdouble-float		allow 32-bit and 64-bit floating-point operations
--[no-]construct-floats	[dis]allow floating point values to be constructed
--[no-]relax-branch	[dis]allow out-of-range branches to be relaxed
-mignore-branch-isa	accept invalid branches requiring an ISA mode switch
-mno-ignore-branch-isa	reject invalid branches requiring an ISA mode switch
-mnan=ENCODING		select an IEEE 754 NaN encoding convention, either of:
-minsn32		only generate 32-bit microMIPS instructions
-mno-insn32		generate all microMIPS instructions
-mips1			generate MIPS ISA I instructions
-mips2			generate MIPS ISA II instructions
-mips3			generate MIPS ISA III instructions
-mips4			generate MIPS ISA IV instructions
-mips5                  generate MIPS ISA V instructions
-mips32                 generate MIPS32 ISA instructions
-mips32r2               generate MIPS32 release 2 ISA instructions
-mips32r3               generate MIPS32 release 3 ISA instructions
-mips32r5               generate MIPS32 release 5 ISA instructions
-mips32r6               generate MIPS32 release 6 ISA instructions
-mips64                 generate MIPS64 ISA instructions
-mips64r2               generate MIPS64 release 2 ISA instructions
-mips64r3               generate MIPS64 release 3 ISA instructions
-mips64r5               generate MIPS64 release 5 ISA instructions
-mips64r6               generate MIPS64 release 6 ISA instructions
-march=CPU/-mtune=CPU	generate code/schedule for CPU, where CPU is one of:
-mips16			generate mips16 instructions
-no-mips16		do not generate mips16 instructions
-mips16 cannot be used with -micromips-misa-spec=%s is not valid.  Expected v1, v2, v3, v4 o xbpf-mlibrary-pic   Mark generated file as using position independent code for libraries
-mlibresoc              generate code for Libre-SOC architecture
-mlittle, -mlittle-endian, -le
                        generate code for a little endian machine
-mljump is ignored for ck801/ck802-mloongson-cam		generate Loongson Content Address Memory (CAM) instructions
-mno-loongson-cam	do not generate Loongson Content Address Memory Instructions
-mloongson-ext		generate Loongson EXTensions (EXT) instructions
-mno-loongson-ext	do not generate Loongson EXTensions Instructions
-mloongson-ext2		generate Loongson EXTensions R2 (EXT2) instructions
-mno-loongson-ext2	do not generate Loongson EXTensions R2 Instructions
-mloongson-mmi		generate Loongson MultiMedia extensions Instructions (MMI) instructions
-mno-loongson-mmi	do not generate Loongson MultiMedia extensions Instructions
-mmcu			generate MCU instructions
-mno-mcu		do not generate MCU instructions
-mmedia         Mark generated file as using media insns
-mmicromips		generate microMIPS instructions
-mno-micromips		do not generate microMIPS instructions
-mmicromips cannot be used with -mips16-mmips16e2		generate MIPS16e2 instructions
-mno-mips16e2		do not generate MIPS16e2 instructions
-mmsa			generate MSA instructions
-mno-msa		do not generate MSA instructions
-mmt			generate MT instructions
-mno-mt			do not generate MT instructions
-mmuladd        Mark generated file as using multiply add/subtract insns
-mno-dword      Mark generated file as using a 4-byte stack alignment
-mno-force2bsr is ignored for ck801/ck802-mno-force2bsr is ignored with -mbranch-stub-mno-pack       Do not allow instructions to be packed
-mno-regnames           Do not allow symbolic names for registers
-mno-solaris            do not generate code for Solaris
-mnopic         Disable -mpic, -mPIC, -mlibrary-pic and -mfdpic
-mpack          Allow instructions to be packed
-mpic           Mark generated file as using small position independent code
-mpower10, -mpwr10      generate code for Power10 architecture
-mpower11, -mpwr11      generate code for Power11 architecture
-mpower4, -mpwr4        generate code for Power4 architecture
-mpower5, -mpwr5, -mpwr5x
                        generate code for Power5 architecture
-mpower6, -mpwr6        generate code for Power6 architecture
-mpower7, -mpwr7        generate code for Power7 architecture
-mpower8, -mpwr8        generate code for Power8 architecture
-mpower9, -mpwr9        generate code for Power9 architecture
-mppc, -mppc32, -m603, -m604
                        generate code for PowerPC 603/604
-mppc64, -m620          generate code for PowerPC 620/625/630
-mppc64bridge           generate code for PowerPC 64, including bridge insns
-mpwr                   generate code for POWER (RIOS1)
-mpwrx, -mpwr2          generate code for POWER/2 (RIOS2)
-mregnames              Allow symbolic names for registers
-mrelocatable           support for GCC's -mrelocatble option
-mrelocatable-lib       support for GCC's -mrelocatble-lib option
-msmartmips		generate smartmips instructions
-mno-smartmips		do not generate smartmips instructions
-msoft-float    Mark generated file as using software FP
-msolaris               generate code for Solaris
-mspe                   generate code for Motorola SPE instructions
-mspe2                  generate code for Freescale SPE2 instructions
-mtitan                 generate code for AppliedMicro Titan core complex
-mtomcat-debug  Debug tomcat workarounds
-mtomcat-stats  Print out stats for tomcat workarounds
-mvirt			generate Virtualization instructions
-mno-virt		do not generate Virtualization instructions
-mvle                   generate code for Freescale VLE instructions
-mvsx                   generate code for Vector-Scalar (VSX) instructions
-mxpa			generate eXtended Physical Address (XPA) instructions
-mno-xpa		do not generate eXtended Physical Address (XPA) instructions
-n32			create n32 ABI object file%s
-nops=count             when aligning, more than COUNT nops uses a branch
-ppc476-workaround      warn if emitting data to code sections
-u                      ignored
.%s outside of %s....COMMon length (%d.) < 0! Ignored..COMMon length (%ld.) <0! Ignored..COMMon length (%lu) out of range ignored.EQU must use a label.EXIT must appear within a procedure.REG expression must be a register.REG must use a label.SCOMMon length (%ld.) <0! Ignored..abiversion expression does not evaluate to a constant.abort detected.  Abandoning ship..arch <arch> requires a matching --march=... option.arch stack is empty.arch: missing architecture name.arch_extension: missing architecture extension.asmfunc pseudo-op only available with -mccs flag..asmfunc repeated..asmfunc without function..base64 string must have a terminating double quote character.base64 string terminated early.base64 string terminated unexpectedly.begin [no-]density is ignored.begin directive with no matching .end directive.begin directive without a preceding .ent directive.begin directive without a preceding .file directive.begin literal is deprecated; use .literal instead.begin/.bend in different segments.bend directive names unknown symbol.bend directive without a preceding .ent directive.bend directive without a preceding .file directive.bss size %d < 0!.bss size %ld < 0!.bss size argument missing
.bundle_align_mode alignment too large (maximum %u).bundle_lock is meaningless without .bundle_align_mode.bundle_lock with no matching .bundle_unlock.bundle_unlock without preceding .bundle_lock.callinfo is not within a procedure definition.cfi_endproc without corresponding .cfi_startproc.cfi_fde_data is not supported for this target.cfi_fde_data without corresponding .cfi_startproc.cfi_inline_lsda is not supported for this target.cfi_inline_lsda not valid for this frame.cfi_inline_lsda seen for frame without .cfi_lsda.cfi_lsda requires encoding and symbol arguments.cfi_personality requires encoding and symbol arguments.cfi_personality_id is not supported for this target.compiler directive missing language and version.compiler directive missing version.cpload not in noreorder section.cpu: missing cpu name.cv_%ccomp operand is an undefined symbol: %s.def pseudo-op only available with -mccs flag..def pseudo-op used inside of .def/.endef: ignored..def pseudo-op used inside of .def/.endef; ignored.dim pseudo-op used outside of .def/.endef: ignored..dim pseudo-op used outside of .def/.endef; ignored.ef with no preceding .function.end [no-]density is ignored.end directive has no name.end directive missing or unknown symbol.end directive names different symbol than .ent.end directive names unknown symbol.end directive without a preceding .ent directive.end directive without a preceding .ent directive..end directive without a preceding .file directive.end directive without matching .ent.end not in text section.end symbol does not match .ent symbol.end symbol does not match .ent symbol..end%c encountered without preceding %s.end%s without preceding .%s.endasmfunc pseudo-op only available with -mccs flag..endasmfunc without a .asmfunc..endasmfunc without function..endef pseudo-op used before .def; ignored.endef pseudo-op used outside of .def/.endef: ignored..endfunc missing for previous .func.endfunc missing for previous .proc.ent directive has no name.ent directive has no symbol.ent directive without matching .end.ent or .aent not in text section.ent or .aent not in text section..err encountered.errif expression evaluates to true.error directive invoked in source file.es without preceding .bs.fail %ld encountered.field count '%d' out of range (1 <= X <= 32).fill size clamped to %d.fmask outside of .ent.fnend directive without .fnstart.fpu: missing fpu name.frame outside of .ent.gnu_attribute %d,%d is incompatible with `%s'.gnu_attribute %d,%d is no longer supported.gnu_attribute %d,%d is not a recognized floating-point ABI.gnu_attribute %d,%d requires `%s'.handler directive has no name.ifeqs syntax error.incbin count zero, ignoring `%s'.inst.n operand too big. Use .inst.w instead.largecomm supported only in 64bit mode, producing .comm.linkonce is not supported for this object file format.literal not allowed inside .begin literal region.literal_position inside literal directive; ignoring.ln pseudo-op inside .def/.endef: ignored..loc before .file.loc outside of .text.loc pseudo-op inside .def/.endef: ignored..localentry expression for `%s' does not evaluate to a constant.localentry expression for `%s' is not a valid power of 2.longcall pseudo-op seen when not relaxing.longjump pseudo-op seen when not relaxing.machine stack overflow.machine stack underflow.machinemode stack overflow.machinemode stack underflow.mask outside of .ent.mask/.fmask outside of .ent.module is not permitted after generating code.module used with unrecognized symbol: %s
.name directive has no symbol.name directive not in link (.link) section.object_arch: missing architecture name.option pic%d not supported.option pic%d not supported in VxWorks PIC mode.option pop with no .option push.pdesc directive has no entry symbol.pdesc directive not in link (.link) section.pdesc doesn't match with last .ent.pdesc has a bad entry symbol.popsection without corresponding .pushsection; ignored.previous without corresponding .section; ignored.profiler pseudo requires at least two operands..prologue directive without a preceding .ent directive.prologue within prologue.ref outside .csect.ref pseudo-op only available with -mccs flag..sblock may be used for initialized sections only.scl pseudo-op used outside of .def/.endef: ignored..scl pseudo-op used outside of .def/.endef; ignored.sect: subsection name ignored.set pop with no .set push.set syntax invalid
.sframe not supported for target.size expression for %s does not evaluate to a constant.size pseudo-op used outside of .def/.endef: ignored..size pseudo-op used outside of .def/.endef; ignored.space repeat count is negative, ignored.space repeat count is zero, ignored.space repeat count overflow, ignored.space, .nops or .fill specifies non-absolute value.space, .nops or .fill with negative value, ignored.space/.bes repeat count is negative, ignored.space/.bes repeat count is zero, ignored.stab%c is not supported.stab%c: description field '%x' too big, try a different debug format.stab%c: ignoring non-zero other field.stab%c: missing comma.stab%c: missing string.stabx of storage class stsym must be within .bs/.es.syntax %s requires command-line option `--no-underscore'.syntax %s requires command-line option `--underscore'.tag pseudo-op used outside of .def/.endef: ignored..tag pseudo-op used outside of .def/.endef; ignored.tag requires a structure tag.tag target '%s' undefined.tc not in .toc section.tc with no label.tc with storage class %d not yet supported.type pseudo-op used outside of .def/.endef: ignored..type pseudo-op used outside of .def/.endef; ignored.uleb128 only supports constant or subtract expressions.unwind_save does not support this kind of register.usect: non-zero alignment flag ignored.usepv directive has no name.usepv directive has no type.uses does not refer to a local symbol in the same section.uses pseudo-op seen when not relaxing.uses target does not refer to a local symbol in the same section.val expression is too complex.val pseudo-op used outside of .def/.endef: ignored..val pseudo-op used outside of .def/.endef; ignored.var may only be used within a macro definition.vframepsp is meaningless, assuming .vframesp was meant.vliw unavailable when VLIW is disabled..warnif expression evaluates to true.warning directive invoked in source file.word %s-%s+%s didn't fit.word case-table handling failed: table too large0x%lx: "%s" type = %ld, class = %d, segment = %d
128-bit-wide accsess not allowed on selected system register '%s'16-bit address isn't allowed in MPX instructions16-bit addressing unavailable for `%s'16-bit extension16-bit instruction is disabled: %s.16-bit jump out of range16-bit overflow (%+ld)16-bit relocation used in 8-bit operand24-bit overflow (%+ld)3-bit immediate out of range32-bit address isn't allowed in 64-bit MPX instructions.32-bit conditional branch generated32-bit overflow (%+ld)32bit mode not supported on `%s'.6-bit displacement out of range6-bit immediate out of range62-bit relocation not yet implemented64-bit operator src/dst register must be less than 1564bit mode not supported on `%s'.68040 and 68851 specified; mmu instructions may assemble incorrectly8-bit displacement out of range8-bit immediate out of range8-bit overflow (%+ld)8-bit relocation used in 16-bit operand8-bit signed offset out of range (%+ld): Immediate value in cbcond is out of range.: Instruction requires frs2 and frsd must be the same register: PC-relative operand can't be a constant: TLS operand can't be a constant: There are only 32 f registers; [0-31]: There are only 32 single precision f registers; [0-31]: There are only 64 f registers; [0-63]: asr number must be between 0 and 31: crypto immediate must be between 0 and 31: expected register name ccr : expected register name pc : expected register name r0-r7 : expecting %asrN: expecting crypto immediate: imm2 immediate operand out of range (0-3): invalid ASI expression: invalid ASI name: invalid ASI number: invalid cpreg name: invalid membar mask expression: invalid membar mask name: invalid membar mask number: invalid prefetch function expression: invalid prefetch function name: invalid prefetch function number: invalid siam mode expression: invalid siam mode number: non-immdiate imm2 operand: processing macro, real opcode handle not found in hash: unrecognizable ancillary state register: unrecognizable hyperprivileged register: unrecognizable privileged register:b not permitted; defaulting to :w:lower16: not allowed in this instruction:operand has too many bits:operand value(%d) too big for constraint:unknown relocation constraint size:upper16: not allowed in this instruction<abi name>	  specify for ABI <abi name><abi>	          Specify a abi version
			  <abi> could be v1, v2, v2fp, v2fpp<abi>	  assemble for floating point ABI <abi><abs><arch name>	  Assemble for architecture <arch name>
			  <arch name> could be
			  v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s<arch name>	  assemble for architecture <arch name><baseline>	  Assemble for baseline <baseline>
			  <baseline> could be v2, v3, v3m<cpu name>	  assemble for CPU <cpu name><dsp name>	  assemble for DSP architecture <dsp name><fpu name>	  assemble for FPU architecture <fpu name><freg>	  Specify a FPU configuration
			  <freg>
			  0:     8 SP /  4 DP registers
			  1:    16 SP /  8 DP registers
			  2:    32 SP / 16 DP registers
			  3:    32 SP / 32 DP registers<gnu build note><imm8>,X<label><mode>	  controls implicit insertion of IT instructions<unknown><ver>		  assemble for eabi version <ver>? section flag ignored with G present@%s is not a complex relocation.@%s operator can be used with `%s', but format is wrong@%s operator cannot be used with `%s'@%s operator requires 32-bit base register@%s operator requires 32-bit dest register@%s operator requires 32-bit or 64-bit dest register@%s operator requires 64-bit dest register@%s operator requires `%seax' as base register@%s operator requires `%seax' as dest register@%s operator requires `%seax/%srax' as base register@%s operator requires `%sebx' as base register@%s operator requires `%sebx' as index register@%s operator requires `%srdi' as dest register@%s operator requires `%srip' as base register@%s operator requires base register@%s operator requires no SIB@%s operator requires no base register@%s operator requires no base/index register@%s operator requires scale factor of 1@%s reloc is not supported with %d-bit output format@tls may not be used with "%s" operands@tls may only be used in last operandA jump instruction with long immediate detected at the end of the ZOL label @%sA non-constant expression is not permitted hereA parameter named `%s' already exists for macro `%s'A status register or status bit name is requiredA0.2,A0.3,A1.2,A1.3 required for QUICKRoT registerAAARG -> unhandled constant reloc: %dADD/SUB sp, sp #immADL mode instructionADRADRL used for a symbol not defined in the same fileAPX functionality cannot be used with %s encodingsAR %d can only be accessed by %c-unitAR register not found in indirect referenceARC-specific assembler options:
ARM register expectedAUDIO ISA extensionAVR Assembler options:
  -mmcu=[avr-name] select microcontroller variant
                   [avr-name] can be:
                   avr1  - classic AVR core without data RAM
                   avr2  - classic AVR core with up to 8K program memory
                   avr25 - classic AVR core with up to 8K program memory
                           plus the MOVW instruction
                   avr3  - classic AVR core with up to 64K program memory
                   avr31 - classic AVR core with up to 128K program memory
                   avr35 - classic AVR core with up to 64K program memory
                           plus the MOVW instruction
                   avr4  - enhanced AVR core with up to 8K program memory
                   avr5  - enhanced AVR core with up to 64K program memory
                   avr51 - enhanced AVR core with up to 128K program memory
                   avr6  - enhanced AVR core with up to 256K program memory
                   avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM
                   avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible in RAM
                   avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM
                   avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM
                   avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM
                   avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM
                   avrtiny   - AVR Tiny core with 16 gp registers
Aborting because statement has "%s"Absolute PC-relative value in relaxation code.  Assembler error.....Absolute value in relaxation code.  Assembler error.....Accessing `%s' as thread-local objectAccessing function `%s' as thread-local objectAddend to unresolved symbol is not on word boundary.Addend to unresolved symbol not on word boundary.Address mode *+ARx is not allowed in memory-mapped register addressing.  Resulting behavior is undefined.Address mode *+ARx is write-only. Results of reading are undefined.Address of immediate operandAddressing mode not implemented yet.Adjusted signed .word (%#lx) overflows: `switch'-statement too large.Adjusted signed .word (%ld) overflows: `switch'-statement too large.Alignment (%lu) too large: 15 assumed.Alignment must be a power of 2Alignment negative: 0 assumedAlignment negative: 0 assumed.Alignment too large: %d assumedAlignment too large: %d. assumedAlignment too large: %d. assumed.Alpha options:
-32addr			treat addresses as 32-bit values
-F			lack floating point instructions support
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
			specify variant of Alpha architecture
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b
			these variants include PALcode opcodes
An IMM instruction should not be present in the .s fileAn illegal use of delay slot detected at the end of the ZOL label @%sAn immediate value in a source operand is inappropriateAnd EXT is combination (+EXT - add, -EXT - remove) of:
Architecture mismatch on "%s %s".Architecture variants are: Argument of .vec_size is expected 4 or 16, actual: %d.Argument of .vec_size is not a constant.Argument to .BLOCK/.BLOCKZ must be between 0 and 0x3fffffffArgument to .even ignoredAssembler messages:
At least one PR argument expectedAt least two PR arguments expectedAttempt to purge non-existing macro `%s'Attempt to put a common symbol into set %sAttempt to put an undefined symbol into set %sAttempt to redefine register set `%s'Attribute name not recognised: %sAuto increment/decrement offset '%ld' is out of range.Auxiliary register AR0--AR7 required for indirectBAD MULBALIGN immediate not 0, 1, 2 or 3 (%lu)BFD is out of sync with GAS, unhandled well-known section type `%s'BPF options:
  -EL                         generate code for a little endian machine
  -EB                         generate code for a big endian machine
  -mdialect=DIALECT           set the assembly dialect (normal, pseudoc)
  -misa-spec                  set the BPF ISA spec (v1, v2, v3, v4, xbpf)
  -mxbpf                      alias for -misa-spec=xbpf
BSPEC already active.  Nesting is not supported.BSPEC without ESPEC.BSS length (%d) < 0 ignoredBSS length (%d.) <0! Ignored.BYTE expression not a pure numberBYTE expression not in the range 0..255Bad .fmask directiveBad .frame directive 1./2. paramBad .frame directive 3./4. paramBad .mask directiveBad COFF version '%s'Bad CPU version '%s'Bad RA (%d) register for .frameBad base register, using $%d.Bad call to MD_ATOF()Bad call to MD_NTOF()Bad call to md_atof ()Bad call to md_atof () - floating point formats are not supportedBad call to md_atof()Bad cfg of ginsn of func '%s'Bad direct addressing construct %sBad displacement %d (require 0--255)
Bad expression: @%s + %s.Bad opcode table, broken assembler.Bad opcode-table-option, check in file ns32k-opcode.hBad operandBad operand for a load instruction: <%s>Bad operand for a store instruction: <%s>Bad operand for constant offsetBad operand value: %sBad parameter list for macro `%s'Bad register nameBad register name %sBad register rangeBad relocation fixup type (%d)Bad relocation type: 0x%02xBad segment (should be absolute).Bad segment in expression.Bad sequence number: !%s!%sBad shift *directionBad shift modeBad sizeBad suffix after ':' use {b|w|d} Defaulting to dBad suffix, defaulting to dBadly formed address expressionBanked registers are not available with this architecture.Big number is too bigBignum not permitted in short literal. Immediate mode assumed.Bignum too big for %c format; truncatedBignum too big for longBit field out of rangeBoth arguments must be substitution symbolsBoth the_insn.HI and the_insn.LO are set : %sBrackets in operand field incorrectBranch to unaligned addressBroken assembler.  No assembly attempted.Buggy opcode: `%s' "%s"
C-SKY ABI v1 (ck510/ck610) does not support -mbranch-stubC-SKY assembler options:
C0 - C15 expectedC0 - C7 expectedC54x-specific command line options:
C8 - C9 expectedCDE Coprocessor must be in range 0-7CFI instruction used without previous .cfi_startprocCFI is not supported for this targetCFI state restore without previous rememberCPU mode is unsupported by targetCPU version has already been setCPU11: PC is destination of SR altering instructionCPU12: CMP/BIT with PC destination ignores next instructionCPU13: SR is destination of SR altering instructionCPU19: Instruction setting CPUOFF must be followed by a NOPCPU8: Stack pointer accessed with an odd offsetCRIS-specific options:
C_EFCN symbol for %s out of scopeCalling gen_cond_branch_32 for .arch common_v10_v32
Can not do %d byte %srelocationCan not do %d byte pc-relative pic relocationCan not do %d byte pc-relative relocationCan not do %d byte pc-relative relocation for storage type %dCan not do %d byte pic relocationCan not do %d byte relocationCan not do %d byte relocation for storage type %dCan not find match relax hint.  Line: %dCan not represent %s relocation in this object file formatCan not set dlx_skip_hi16_flagCan't add stop bit to mark end of instruction groupCan't change spaces within a procedure definition. IgnoredCan't change subspaces within a procedure definition. IgnoredCan't deal with expression; defaulting to %ldCan't do flonum short literal: immediate mode used.Can't find opcode to match operandsCan't handle O_big in s390_exp_compareCan't redirect stderr to the file '%s'Can't relax differenceCan't relocate expressionCan't set GP valueCan't set register masksCan't use long branches on this architectureCan't work out size of operand.
Cannot allocate unwind descriptor
Cannot assemble instructionCannot convert `%s' in 16-bit modeCannot convert `%s' with `-momit-lock-prefix=yes' in effectCannot define export symbol: %s
Cannot define static symbol: %s
Cannot express %s%d%s relocationCannot find relocation type for symbol %s, code %dCannot generate relocation type for symbol %s, code %sCannot handle fixupCannot make %s relocation PC relativeCannot represent %s relocation in object fileCannot represent exponent in %d bitsCannot represent relocation type %sCannot use POPM to restore the SR registerCannot use special register with this instructionCase value %ld unexpected at line %d of file "%s"
Changing of CPU version on the fly not supportedChanging processor generation on fly not supported...Chose GP value of %lx
Closing bracket missingComma and symbol expected for '.asg STRING, SYMBOL'Comma and symbol expected for '.eval EXPR, SYMBOL'Comma expectedComma expected
Comma expected after section nameCommand-line value overrides ".cpu" directiveCommon alignment negative; 0 assumedCommon alignment not a power of 2Complex expression not supportedComplicated LAPC target operand is not a multiple of two.  Use LAPC.DCondition "%s" does not match preceding groupCondition "%s" uses a different accumulator from a preceding conditionCondition <%c%c> in structured control directive can not be encoded correctlyConstant expression %d out of range, [%d, %d].Conversion of PC relative BSR to absolute JSRConversion of PC relative branch to absolute jumpConversion of PC relative conditional branch to absolute jumpConversion of PC relative displacement to absoluteCopyright (C) 2025 Free Software Foundation, Inc.
Could not set architecture and machineCould not set architecture and machine.Couldn't generate extension instruction opcodesCreating sections with .xdataN/.xrealN/.xstringZ is deprecated.Current section is uninitialized, section name required for .clinkD register out of range for selected VFP versionD10V options:
-O                      Optimize.  Will do some operations in parallel.
--gstabs-packing        Pack adjacent short instructions together even
                        when --gstabs is specified.  On by default.
--no-gstabs-packing     If --gstabs is specified, do not pack adjacent
                        instructions together.
DSP RAM pointer in incorrect unitDSP extensionDangerous simultaneous use of `f%d' and `f%d'Default target `%s' is not supported.Delayed branches not available on SH1Deprecated S390 options:
  -Aesa                   assemble for processor IBM S/390 G5 (g5/arch3)
  -Aesame                 assemble for processor IBM zSeries 900 (z900/arch5)
Deprecated syntax.Destination accumulator for each part of this parallel instruction must be differentDestination register must be ARnDestination register must be R0 or R1Destination register must be R2 or R3Destination registers may not be the sameDifferent arguments of .vec_size are found, previous %d, current %dDirect value of %ld is not suitableDirective invalid within a bundleDisplacement length %s ignored!Displacement too large for :dDisplacement value of %ld is too largeDivide instructions supportDon't know how to figure out width of %c in md_assemble()Don't know how to handle this field. %sDon't know how to relocate plain operands of type %sDot Product instructions cannot be conditional,  the behaviour is UNPREDICTABLEDuplicate %s conditionalDuplicate equal sign (=) in instructionDuplicate predicate register ignoredEBCDIC constants are not supportedECOFF debugging is disabled.ELF options:
-k -pic			enable PIC mode
-Q[y|n]			ignored
ENDLOOP without corresponding LOOPEPIPHANY specific command line options:
ESPEC without preceding BSPECEmpty argument of .endpEmpty argument of .procEpilogue count of %lu exceeds number of nested prologues (%u)Equal parallel destination registers, one result will be discardedError %s in %s
Error in argument %d.  Expecting:  "%s"Error in expressionError in relocation handlingError in statement syntaxError setting flags for "%s": %sError: Even number required. Rounded to %dEven register not allowed hereExecuting %s in IU in reverse serial may not workExecuting %s in IU may not workExecuting %s in IU may not work in parallel executionExecuting %s in reverse serial with %s may not workExpected '('Expected ')'Expected ':'Expected '['Expected ']'Expected comma after common lengthExpected comma after nameExpected comma after name "%s"Expected comma after symbol-nameExpected comma after symbol-name: rest of line ignored.Expected immediate expressionExpected quoted stringExpected register, got '%s'.Expected separator `='Expected simple number.Expecting '%c'Expecting a constant valueExpecting a register nameExpecting a register.Expecting character constant argumentExpecting comma after CPU errata name, not: %sExpecting operand after ','Expecting operand after ','; got nothingExpecting operand before ','; got nothingExpecting register D for indexed indirect mode.Expecting second argumentExplicit stops are ignored in auto modeExpression Error for operand modifier %%hi/%%lo
Expression inside %%%s could not be parsedExpression out of range, using 0Extended addressing not supported on the specified CPUExtra )Extra junk in function call, expecting ')'Extra junk on lineFATAL: Attaching compiler header %sFIRST not supported as a .SUBSPACE argumentFP branch in delay slotFP branch preceded by FP compare; NOP insertedFPU DP extensionFPU SP extensionFPU fused-multiply-add instructionsFRAME parameter must be a multiple of 8: %d
FRV specific command line options:
FT32 options:
Failed to create property section `%s'
Failed to find a valid mode for `%s'.Failed to find real start of function: %sFatal error: Field not properly aligned [%d] (%d).Field out of range [%d..%d] (%d).File '%s' not in macro archive formatFirst invalid token: "%s"First opcode is long.  Unable to mix instructions as specified.First operand to .%s must be a predicateFirst operand to .%s not a registerFirst operand to .%s not a valid registerFirst operand to .altrp not a valid branch registerFirst operand to .fframe must be a constantFirst operand to .prologue must be a positive 4-bit constantFirst operand to .restore must be stack pointer (sp)First operand to .save not a registerFirst operand to .save not a valid registerFirst operand to .save.b must be a positive 5-bit constantFirst operand to .save.g must be a positive 4-bit constantFirst operand to .save.gf must be a non-negative 4-bit constantFirst operand to .unwabi must be a constantFirst operand to .vframe must be a general registerFix data dependency: %s %s -- %s %s (insert %d nop!/%d)Fix data dependency: %s %s -- %s %s (insert 1 pflush/%d)Float AC not legal as integer operandFloating point number not valid in expressionFloating point register in register listForced short literal to immediate mode. now_seg=%s to_seg=%sForcing byte displacementFound '{' after explicit switch to automatic modeFound '{' when already bundling.Found '{' when manual bundling is already turned onFound '}' when manual bundling is offFound '}' when not bundling.Found use of non-canonical register name %s; use %s instead.Freescale XGATE co-processor options:
  -mshort                 use 16-bit int ABI (default)
  -mlong                  use 32-bit int ABI
  -mshort-double          use 32-bit double ABI
  -mlong-double           use 64-bit double ABI (default)
  --mxgate                specify the processor variant [default %s]
  --print-insn-syntax     print the syntax of instruction in case of error
  --print-opcodes         print the list of instructions with syntax
  --generate-example      generate an example of each instructionFunction expects two argumentsGAS auto-detection mode and -march=all is deprecated for MVE, please use a valid -march or -mcpu option.GINSN process for prev func not doneGINSN: found unreachable code in func '%s'GNU assembler %s
GNU assembler version %s (%s) using BFD version %s
GOT already in symbol tableGOT already in the symbol tableGOT bad expression with %s.GP prologue size exceeds field size, using 0 insteadGarbage at end of instructionGarbage at end of instruction: `%s'.Gas failure, reloc type #%i
Gas failure, reloc type %s
Gas failure, reloc value %d
General register not legal as float operandGroup section `%s' has no group signatureHI/LO registers should be specified togetherHI/LO registers should be specified without additional registersHardware capability "%s" not enabled for "%s".Hi-register ADD, MOV, CMP using pcHi-register ADD, MOV, CMP, BX, BLX using pcI don't need or use temp. file "%s".I don't use an interpass file! -V ignoredIA-64 options:
  --mconstant-gp	  mark output file as using the constant-GP model
			  (sets ELF header flag EF_IA_64_CONS_GP)
  --mauto-pic		  mark output file as using the constant-GP model
			  without function descriptors (sets ELF header flag
			  EF_IA_64_NOFUNCDESC_CONS_GP)
  -milp32|-milp64|-mlp64|-mp64	select data model (default -mlp64)
  -mle | -mbe		  select little- or big-endian byte order (default -mle)
  -mtune=[itanium1|itanium2]
			  tune for a specific CPU (default -mtune=itanium2)
  -munwind-check=[warning|error]
			  unwind directive check (default -munwind-check=warning)
  -mhint.b=[ok|warning|error]
			  hint.b check (default -mhint.b=error)
  -x | -xexplicit	  turn on dependency violation checking
IP2K specific command line options:
IT blocks containing 16-bit Thumb instructions of the following class are performance deprecated in ARMv8-A and ARMv8-R: %sIT blocks containing 32-bit Thumb instructions are performance deprecated in ARMv8-A and ARMv8-RIT blocks containing more than one conditional instruction are performance deprecated in ARMv8-A and ARMv8-RIT falling in the range of a previous IT blockIU instruction may not be in the left containerIgnoring attempt to re-define symbolIgnoring attempt to re-define symbol %sIgnoring attempt to re-define symbol `%s'.Ignoring attempt to spill beyond end of regionIgnoring changed section attributes for %sIgnoring statement due to "%s"Illegal 32 bit - processor register (`%s') in Instruction: `%s'Illegal AR register in indirect referenceIllegal Scale - `%d'Illegal `cinv' parameter: `%c'Illegal `mask16' operand, operation is undefined - `%s'Illegal co-processor register in instruction `%s'Illegal co-processor special register in instruction `%s'Illegal combination of relocation functionsIllegal emulated instructionIllegal index register pair (`%s') in Instruction: `%s'Illegal instruction or not implemented opcode.Illegal operand (arg %d)Illegal operand separator `%c'Illegal operand.Illegal operandsIllegal operands (whitespace): `%s'Illegal operands%sIllegal operands: %%%s can be only used with call __tls_get_addrIllegal operands: %%%s cannot be used together with other relocs in the insn ()Illegal operands: %%%s requires arguments in ()Illegal operands: %%r_%s%d requires arguments in ()Illegal operands: %%r_plt in %d-byte data fieldIllegal operands: %%r_tls_dtpoff in %d-byte data fieldIllegal operands: Can't add non-constant expression to %%%s()Illegal operands: Can't do arithmetics involving %%%s() of a relocatable symbolIllegal operands: Can't do arithmetics other than + and - involving %%%s()Illegal operands: Only %%r_%s%d allowed in %d-byte data fieldsIllegal operands: garbage after %%r_%s%d()Illegal processor register (`%s') in Instruction: `%s'Illegal register (`%s') in Instruction: `%s'Illegal register (`%s') in instruction: `%s'Illegal register `%s' in Instruction `%s'Illegal register `%s' in cop-register listIllegal register `%s' in cop-special-register listIllegal register `%s' in instruction `%s'Illegal register `%s' in register listIllegal register `%s' in user register listIllegal register pair (`%s') in Instruction: `%s'Illegal register pair `%s' in Instruction `%s'Illegal section name `%s' (causes unwind section name clash)Illegal type of operand (arg %d)Immediate operand %ld is inappropriate for size of instructionImmediate operand is not allowed for operand %d.Immediate overflow.
format: %c%c%s
arg: %sImmediate value %ld is out of range for instruction %sImmediate value %ld too largeImmediate value for mbar > 32. using <value %% 32>Immediate value not in 16 bit range: %ldImmediate value not in 16 bit signed range: %ldImmediate value not in 16 bit unsigned range: %ldImmediate value not in 4 bit unsigned range: %ldImmediate value not in 5 bit unsigned range: %ldImmediate value not in 6 bit range: %ldImmediate value not in 6 bit unsigned range: %ldImmediate value not in 8 bit range: %ldImmediate value not in 8 bit signed range: %ldImmediate value not in 8 bit unsigned range: %ldImmediate value of %ld is too largeImmediate value of %ld is too large for ldfImmediates %d and %d will give undefined behavior.Improper LDP offset amount (%lu)Improper LWP offset amount (%lu)Improper SDP offset amount (%lu)Improper SWP offset amount (%lu)Improper bs immediate (%lu)Improper hint amount (%lu)Improper immediate amount (%lu)Improper rnum immediate (%lu)Improper use of OP1_IMM_IMPLIEDImproper use of OP1_MUST_BE_IMMIncompatible first and second operands in instructionIncorrect fr_opcode value in frag.  Internal error.....Incorrect number of operandsIncorrect number of operands givenIncorrect syntax, %s.Increment/decrement value is out of range: `%ld'.Index can only be applied to rotating or indirect registersIndex must be a general registerIndex one must be [2,3] and index two must be two less than index one.Index out of range 0..%uIndex register IR0,IR1 required for displacementIndexed indirect mode is not allowed for movb/movw.Indirect indexed addressing is not valid for 68HC11.Indirect register index must be a general registerInfinite loop encountered whilst attempting to compute the addresses of symbols in section %sInfinities are not supported by this targetInfo: Initial .body should precede any instructionsInitial .prologue should precede any instructionsInsn %s has a jump/branch instruction %s in its delay slot.Insn %s has an instruction %s with limm in its delay slot.Insn slot not set in unwind record.Instruction %s not allowed in a delay slot.Instruction %s not supported in the baseline.Instruction '%s' requires an LP cpu versionInstruction '%s' requires far mode addressingInstruction `%s' is not recognized.Instruction does not fit in available delay slots (%d-word insn, %d slot left)Instruction does not fit in available delay slots (%d-word insn, %d slots left)Instruction does not fit in available delay slots (%d-word insn, %d slot left). Resulting behavior is undefined.Instruction does not fit in available delay slots (%d-word insn, %d slots left). Resulting behavior is undefined.Instruction does not support =N addressesInstruction form not available on this architecture.Instruction formats for `%s':Instruction in R container is squashed by flow control instruction in L container.Instruction must be executed in parallelInstruction must be executed in parallel with another instruction.Instruction not permitted on this architectureInstruction not supported by this architectureInstruction uses long version, so it cannot be mixed as specifiedInstructions do not use parallel execution pipelines.Instructions may not be executed in parallelInstructions share the same execution pipelineInstructions using long offset modifiers or absolute addresses are not repeatable. Resulting behavior is undefined.Instructions which cause PC discontinuity are not allowed in a delay slot. Resulting behavior is undefined.Intel MCU doesn't support `%s' architectureIntel MCU is 32bit ELF onlyIntel MCU is 32bit onlyInternal Error: Can't find %s in hash tableInternal bug. Try to use 0(r%d) instead of @r%dInternal consistency error.  check ns32k-opcode.hInternal error (%s).
Internal error at %s:%d.
Internal error found in md_convert_frag: offset %ld.  Please report this.Internal error in %s at %s:%d.
Internal error: .relax_hint KEY is not a number!Internal error: Range error. %sInternal error: Relax hint (%s) error. %s: %s (%x)Internal error: Unable to find containing space for %s.Internal error: Unknown fixup type %d (`%s')Internal error: can't find opcode `%s' for `%s'
Internal error: don't know how to force %s to end of instruction groupInternal error: losing opcode: `%s' "%s"
Internal error: not support relax nowInternal logic error in iif.iifP[].typeInternal logic error in iif.iifP[n].typeInternal logic error.  Line %d, file: "%s"Internal logic error. line %d, file "%s"Invalid --compress-debug-sections option: `%s'Invalid --elf-stt-common= option: `%s'Invalid --gdwarf-cie-version `%s'Invalid --generate-missing-build-notes option: `%s'Invalid --scfi= option: `%s'; suggested option: experimentalInvalid --size-check= option: `%s'Invalid .CALL argument: %sInvalid .CALLINFO argument: %sInvalid .SPACE argumentInvalid .SUBSPACE argumentInvalid .insn format
Invalid Add Condition: %sInvalid Add and Branch ConditionInvalid Branch On Bit Condition: %cInvalid COPR identifierInvalid CPU is specified: %sInvalid CST4 operand value (arg %d)Invalid Compare and Branch ConditionInvalid Compare/Subtract ConditionInvalid Compare/Subtract Condition: %sInvalid DISPU4 operand value (arg %d)Invalid EXTENSION is specified: %sInvalid FP Compare Condition: %sInvalid FP Operand Format: %3sInvalid FTEST completer: %sInvalid Floating Point Operand Format.Invalid Indexed Load Completer Syntax.Invalid Indexed Load Completer.Invalid Logical Instruction Condition.Invalid Nullification: (%c)Invalid PIC expression.Invalid SFU identifierInvalid Shift/Extract/Deposit Condition.Invalid Short Load/Store Completer.Invalid Store Bytes Short CompleterInvalid Unit Instruction Condition.Invalid accumulator register.Invalid argument %d to .prologue.Invalid argument description: %dInvalid argument location: %s
Invalid argument to --isa option: %sInvalid argument to --mach option: %sInvalid auxiliary register (use AR0-AR7)Invalid character %s before %s operandInvalid character %s in %s operandInvalid character %s in opcodeInvalid combination of instructions for bundle.Invalid default architecture, broken assembler.Invalid destination register for this instruction, use 'tfr'.Invalid destination register.Invalid directiveInvalid displacement in indirect referenceInvalid dmad syntax '%s'Invalid duplicate use of `%c%d'Invalid expression after # number
Invalid expression after %%%%
Invalid expression.Invalid field selector.  Assuming F%%.Invalid field size, must be from 1 to 32Invalid floating point numberInvalid immediate write operand.Invalid indexed indirect mode.Invalid indexed register, expecting register X.Invalid indexed register, expecting register Y.Invalid indexed register.Invalid indirect addressing modeInvalid indirect addressing mode displacement %dInvalid instruction %sInvalid instruction: "%s"Invalid label '%s'Invalid left/right combination completerInvalid length (use 0 to %d)Invalid mnemonic '%s'Invalid mode: %s
Invalid numberInvalid offset value for %sInvalid opcode/operandsInvalid operand (s) for parallel instruction "%s"Invalid operand (use 1, 2, or 3)Invalid operand for `%s'Invalid operand for register offsetInvalid operand: immediate value used as address.Invalid operand: immediate value used as base address.Invalid operandsInvalid operands %sInvalid operands for %sInvalid operation on symbolInvalid operator for operand.Invalid or illegal addressing mode combined with scaled-indexInvalid pc-relative relocationInvalid permutation completerInvalid record type for P3 format.Invalid record type for format B1Invalid record type for format P6Invalid record type for format X1Invalid record type for format X3Invalid register for dbcc/tbcc instruction.Invalid register for post/pre increment.Invalid register for postdecrement operationInvalid register for predecrement operationInvalid register for preincrement operationInvalid register for single precision fmpyadd or fmpysubInvalid register in register listInvalid register list for ldm/stm
Invalid register number at '%.6s'Invalid register specification.Invalid register.Invalid register: 'r%d'Invalid register: r0 and r15 illegalInvalid scaled-indexed mode, use (b,w,d,q)Invalid simultaneous use of `f%d' and `f%d'Invalid source register for this instruction, use 'tfr'.Invalid source register.Invalid status register "%s"Invalid subscript (use 1 to %d)Invalid suffix for literal pool entryInvalid syntax in External addressing modeInvalid syntax in Memory Relative addressing modeInvalid syntax in PC-relative addressing modeInvalid use of `%c%d' as output operandInvalid use of `r%d' as base update address operandInvalid use of parallelization operator.Invalid width value for %sJALX to a symbol in the same ISA modeJump/Branch instruction detected at the end of the ZOL label @%sJunk after '}': '%s'Junk at end of line, %s.Kernel instruction detected at the end of the ZOL label @%sKnown MCU names:LARCH options:
LDP instruction needs a 24-bit operandLOC expression stepping backwards is not supportedLOC to section unknown or indeterminable at first passLR and PC should not both be in register listLabel "$%d" redefinedLabel "%s" matches a CPU register nameLabel must be first in a bundleLabel required for .tagLeading plus sign not allowed in core modeLength of .comm "%s" is already %ld. Not changed to %d.Length of .comm "%s" is already %ld. Not changed to %ld.Length of .lcomm "%s" is already %ld. Not changed to %ld.Length of .scomm "%s" is already %ld. Not changed to %ld.Length specification ignored. Address mode 9F usedLine %d: unknown relocation type: 0x%x.Line numbers must be positive integers
Literal loadsLong instructions may not be combined.Low order bits truncated in immediate float operandM340 specific opcode used when assembling for M210MCORE specific options:
  -{no-}jsri2bsr	  {dis}able jsri to bsr transformation (def: dis)
  -{no-}sifilter	  {dis}able silicon filter behavior (def: dis)
  -cpu=[210|340]          select CPU type
  -EB                     assemble for a big endian system (default)
  -EL                     assemble for a little endian system
MCU option requires a name
MDRD value must be between 1 and 8MIPS PIC call to register other than $25MIPS options:
-EB			generate big endian output
-EL			generate little endian output
-g, -g2			do not remove unneeded NOPs or swap branches
-G NUM			allow referencing objects up to NUM bytes
			implicitly with the gp register [default 8]
MN10200 options:
none yet
MN10300 assembler options:
none yet
MRI style ORG pseudo-op not supportedMSP430 options:
  -mmcu=<msp430-name>     - select microcontroller type
  -mcpu={430|430x|430xv2} - select microcontroller architecture
MT specific command line options:
MU instruction may not be in the right containerMVE vector or ARM register expectedMVE vector register Q[0..7] expectedMVE vector register expectedMVE vector register in the range [Q0..Q7] expectedMacro `%s' was already definedMacro nesting is too deepMaximum %d bits may be set in `mask16' operandMeP specific command line options:
  -EB                     assemble for a big endian system
  -EL                     assemble for a little endian system (default)
  -mconfig=<name>         specify a chip configuration to use
  -maverage -mno-average -mmult -mno-mult -mdiv -mno-div
  -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
  -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
                          enable/disable the given opcodes

  If -mconfig is given, the other -m options modify it.  Otherwise,
  if no -m options are given, all core opcodes are enabled;
  if any enabling -m options are given, only those are enabled;
  if only disabling -m options are given, only those are disabled.
Memory mapped register "%s" out of rangeMiscellaneous 16-bit instructionsMisplaced .entry. Ignored.Missing '(' after substitution symbol functionMissing ')'Missing ')' in subscripted substitution symbol expressionMissing ','Missing '}' at end of fileMissing '}': '%s'Missing )Missing ) in ra(rb)Missing .EXIT for a .ENTRYMissing .callinfoMissing .callinfo for this procedureMissing .callinfo.Missing .endp after previous .procMissing .exit
Missing .label_state %ldMissing .procend
Missing Branch On Bit ConditionMissing `]' to close indexed-indirect mode.Missing `]' to close register indirect operand.Missing arguments for opcode <%s>.Missing forced substitution terminator ':'Missing function name for .PROCMissing function name for .PROC (corrupted label chain)Missing label name on .LABELMissing macro nameMissing matching brackets : `%s'Missing operandMissing operand.Missing parameter qualifier for `%s' in macro `%s'Missing predicate relation typeMissing second register for indexed-indirect mode.Missing second register or offset for indexed-indirect mode.Missing size argumentMissing symbol name in directiveMissing value for required parameter `%s' of macro `%s'Mixing of normal and extended addressing not supportedMixing register syntax, with and without '$'.More than one AR register found in indirect referenceMore than one displacement found in indirect referenceMore than one relocation op per insnMotorola 68HC11/68HC12/68HCS12 options:
  -m68hc11 | -m68hc12 |
  -m68hcs12 | -mm9s12x |
  -mm9s12xg               specify the processor [default %s]
  -mshort                 use 16-bit int ABI (default)
  -mlong                  use 32-bit int ABI
  -mshort-double          use 32-bit double ABI
  -mlong-double           use 64-bit double ABI (default)
  --force-long-branches   always turn relative branches into absolute ones
  -S,--short-branches     do not turn relative branches into absolute ones
                          when the offset is out of range
  --strict-direct-mode    do not turn the direct mode into extended mode
                          when the instruction does not support direct mode
  --print-insn-syntax     print the syntax of instruction in case of error
  --print-opcodes         print the list of instructions with syntax
  --xgate-ramoffset       offset ram addresses by 0xc000
  --generate-example      generate an example of each instruction
                          (used for testing)
Multiple .cpu directives foundMultiple BFD_RELOC_NDS32_PTR_RESOLVED patterns are not supported yet!Multiply instructions supportMust be in a space before changing or declaring subspaces.
ND and broadcast cannot be used at the same timeNOTE: Such forms are deprecated and will be rejected by a future version of the assemblerNS32K options:
-m32032 | -m32532	select variant of NS32K architecture
--disp-size-default=<1|2|4>
NaN flavors are not supported by this targetNaNs are not supported by this targetName   # Modes  Min ops  Max ops  Modes mask  # Used
Nan, using zero.Need #1 or #2 hereNeon double or quad precision register expectedNeon quad precision register expectedNeon single or double precision register expectedNested proceduresNo !literal!%ld was foundNo !tlsgd!%ld was foundNo !tlsldm!%ld was foundNo .ENTRY for this .EXITNo addend allowed in @fptr() relocationNo comma after .pdesc <entryname>No compiled in support for %d bit object file formatNo current frameNo instruction foundNo instruction or missing opcode.No lda !gpdisp!%ld was foundNo ldah !gpdisp!%ld was foundNo operatorNo relocation operandNo such entry in list. (cpu/mmu register)No such opcodeNo symbol after .code_addressNo symbol after .linkageNo valid label relocation operandNon-absolute symbol: '%s'.Non-constant symbols not allowed
Non-global symbol: '%s' can't be a weak_definition.Not a defined coldfire architectureNot a function typeNot a symbolic expressionNot enough operandsNot in a space.
Not in a subspace.
Not support instruction %s in verbatim.Number of elements must be positiveNumber too largeOPF immediate operand out of range (0-0x1ff)Odd numbered register used as target of multi-register instructionOdd register not allowed hereOffset is outside of 15 bit rangeOffset on nested structures is ignoredOffset out of 16-bit range for movw/movb insn: %ldOffset out of 16-bit range: %ld.Offset out of 5-bit range for movw/movb insn: %ldOffset out of 5-bit range for movw/movb insn: %ld.Offset out of 9-bit range for movw/movb insn: %ldOne of these instructions may not be executed in parallel.Only constant offsets are supportedOnly constant space allocation is supportedOnly one .compiler pseudo-op per file!Only one .copyright pseudo-op per file!Only one .version pseudo-op per file!Only one comparison conditional allowedOnly one overflow conditional allowedOnly the first path encountering the conflict is reportedOpcode %s not available in this modeOpcode `%s' is not recognized.Opcode `%s' with these operand types not available in %s modeOpcode `%s' with these operand types not available in H8/300 modeOpcode `%s' with these operand types not available in H8/300H modeOpcode `%s' with these operand types not available in H8/300S modeOpcode(%d.%s): Operand "%s" out of range (use 1 or 2)Operand %d to .%s must be a constantOperand %d to .%s must be a preserved registerOperand %d to .%s must be a writable registerOperand %u of `%s' should be %sOperand '%s' out of range (%d <= x <= %d)Operand `%x' not recognized in fixup16.Operand `%x' not recognized in fixup8.Operand has odd displacement (arg %d)Operand is not a constant. `%s'Operand mismatchOperand of .vframe contradicts .prologueOperand out of range (arg %d)Operand out of range for a relative branch: `%ld'Operand out of range, %s.Operand to .copy_state must be a constantOperand to .label_state must be a constantOperand to .save.f must be a positive 20-bit constantOperand to .spill must be a constantOperand to .vframesp must be a constant (sp-relative offset)Operand value is not within upper 64 KB (arg %d)Operands to .save.gf may not be both zeroOperator may only be applied to symbols.Option -b is depreciated, please use -mbigOption -p is depreciated, please use -mmemparmOption -r is depreciated, please use -mregparmOption -s is depreciated, please use -msmallOption `%s' is not recognized.Options:
  -a[sub-option...]	  turn on listings
                      	  Sub-options [default hls]:
                      	  c      omit false conditionals
                      	  d      omit debugging directives
                      	  g      include general info
                      	  h      include high-level source
                      	  i      include ginsn and synthesized CFI info
                      	  l      include assembly
                      	  m      include macro expansions
                      	  n      omit forms processing
                      	  s      include symbols
                      	  =FILE  list to FILE (must be last sub-option)
Out-of-range .word offset handling is not implemented for .arch common_v10_v32Overflow in expression, truncated to 16 bitsOverflow in expression, truncated to 8 bitsOverwrite explicitly set Tag_ARC_ABI_rf16 to full register fileOverwrite explicitly set Tag_ARC_CPU_basePC not allowed in register listPC part of operand unpredictablePC relative branch to label %s which is not in the instruction spacePC relative relocation not allowed for (internal) type %dPC used as an argument to RPTPC, CT, TR and TT are treated as if they are a single unit but operands must be in different unitsPC-relative access out of rangePC-relative access to misaligned address (%lx)PC-relative access using misaligned offset (%lx)PC-relative access using misaligned symbol (%lx)PC-relative offset not 4-byte-alignedPC-relative offset out of rangePC-relative reference to a different sectionPC-relative relocation must be trivially resolvedPIC code offset overflow (max 16 signed bits)PIC code offset overflow (max 32 signed bits)PIC relocation size does not match operand sizePJ options:
-little			generate little endian code
-big			generate big endian code
PRU options:
  -mlink-relax     generate relocations for linker relaxation (default).
  -mno-link-relax  don't generate relocations for linker relaxation.
Parallel opcode cannot contain more than two instructionsParameter named `%s' does not exist for macro `%s'Parameters of an existing subspace can't be modifiedParse failed.Performance extensionPerformance extension 2Perhaps you are missing %%tpoff()?Please report this bug.
Please use --help to see usage and options for this assembler.
Pointless default value for required parameter `%s' in macro `%s'Pointless use of p0 as first operand to .%sPointless use of zero first operand to .prologuePost-decrement mode is not valid for 68HC11.Post-increment mode is not valid for 68HC11.PowerPC options:
Pre-increment mode is not valid for 68HC11Predicate register expectedPredicate source and target requiredPremature end of suffix -- Defaulting to dPrevious .save incompleteProcessor variants are: Prohibited register used for reduced-register, %s.Pseudo register expectedPseudocode already used %sPseudodirective .file is only valid when generating ELFPseudodirective .loc is only valid when generating ELFQUICKRoT 64-bit extension not applicable to this instructionQUICKRoT extension requires 4 registersQualifying predicate expectedRA register is saved twice.RDRD, (RI,#offs5)RD,RSREX prefix invalid with `%s'RI, #imm4RISC-V options:
  -fpic or -fPIC              generate position-independent code
  -fno-pic                    don't generate position-independent code (default)
  -march=ISA                  set the RISC-V architecture
  -misa-spec=ISAspec          set the RISC-V ISA spec (2.2, 20190608, 20191213)
  -mpriv-spec=PRIVspec        set the RISC-V privilege spec (1.10, 1.11, 1.12, 1.13)
  -mabi=ABI                   set the RISC-V ABI
  -mrelax                     enable relax (default)
  -mno-relax                  disable relax
  -march-attr                 generate RISC-V arch attribute
  -mno-arch-attr              don't generate RISC-V arch attribute
  -mcsr-check                 enable the csr ISA and privilege spec version checks
  -mno-csr-check              disable the csr ISA and privilege spec version checks (default)
  -mbig-endian                assemble for big-endian
  -mlittle-endian             assemble for little-endian
R_TLSML relocation doesn't target a TOC entry named "_$TLSML": %sRadix `%s' unsupported or invalidRd and Rm should be different in mlaRd and Rm should be different in mulReduced Register configuration (GPR16) optionRedundant `#' suffix operatorsReg not valid for H8/300Register must be R0--R7Register must be RnRegister must be address registerRegister must be an even register between r0-r10.Register must be ivtp or tvtpRegister must be r0-r14 except r13, or APSR_nzcv.Register name %s conflicts with symbol of the same nameRegister name expectedRegister number (R%ld) for double word access must be even.Register number must be EVENRegister number out of range 0..%uRegister symbol %s already defined.Register value annotation ignoredRegisters cannot be used as a prefix of indexed expression [%s]Registers cannot be used within absolute expression [%s]Registers cannot be used within immediate expression [%s]Relaxation should never occurRelaxation to long branches for .arch common_v10_v32 not implementedReloc %d not supported by object file formatRelocatable values require at least WORD storageRelocation %d is not supported by object file format.Relocation %s is not safe for %sRelocation against a constantRelocation against a constant.Relocation doesn't fit. (relocation value = 0x%lx)Relocation supported only in FDPIC modeReport bugs to %s
Reserved word `%s' used as parameter in macro `%s'Rn must not overlap other operandsRotating register index must be a non-negative constantS+core co-processor register expectedS+core register expectedS+core special-register expectedS390 options:
  -m31                    generate 31-bit file format (31/32 bit word size)
  -m64                    generate 64-bit file format (64 bit word size)
  -mesa                   assemble for Enterprise System Architecture/390
  -mzarch                 assemble for z/Architecture
  -march=<processor>      assemble for processor <processor>
  -mregnames              allow symbolic names for registers
  -mno-regnames           do not allow symbolic names for registers
  -mwarn-areg-zero        warn about base/index register zero
  -mwarn-regtype-mismatch=strict
                          warn about register name type mismatches
  -mwarn-regtype-mismatch=relaxed
                          warn about register name type mismatches,
                          but allow FPR and VR to be used interchangeably
  -mno-warn-regtype-mismatch
                          do not warn about register name type mismatches
SCC cannot be used at the same time {nf} / maskingSCC/OSZC specifier cannot be used hereSCFI ignores most user-specified CFI directivesSCFI is not supported for this ABISCFI: Bad CFI propagation perhapsSCFI: Invalid DWARF CFI opcode dataSCFI: asymetrical register restoreSCFI: backward pass failed for func '%s'SCFI: bad ginsn for func '%s'SCFI: forward pass failed for func '%s'SCFI: hand-crafting instructions not supportedSCFI: missing previous SCFI endproc markerSCFI: unsupported for targetSCFI: unsupported stack manipulation patternSCFI: usage of REG_FP as scratch not supportedSFrame unsupported offset value
SH options:
--little		generate little endian code
--big			generate big endian code
--relax			alter jump instructions for long displacements
--renesas		disable optimization with section symbol for
			compatibility with Renesas assembler.
--small			align sections to 4 byte boundaries, not 16
--dsp			enable sh-dsp insns, and disable floating-point ISAs.
--allow-reg-prefix	allow '$' as a register name prefix.
--isa=[any		use most appropriate isa
    | dsp               same as '-dsp'
    | fpSHF_ALLOC isn't set for GNU_MBIND section: %sSMC is not permitted on this architectureSP and PC not permitted in .unwind_movsp directiveSP not allowed in register listSPARC options:
SPU options:
  --apuasm		  emulate behaviour of apuasm
SRS base register must be r13SSE instruction `%s' is usedSVC is not permitted on this architectureSYMBOL TABLE not implementedS^# may only read-accessS^# needs expressionSame src/dest register is used (`r%d'), result is undefinedSame src/dest register is used (`r%d'),result is undefinedScaled-indexed addressing mode combined with scaled-indexSecond operand of .save contradicts .prologueSecond operand to .%s not a constantSecond operand to .prologue must be a general registerSecond operand to .prologue must be the first of %d general registersSecond operand to .restore must be a constant >= 0Second operand to .save not a valid registerSecond operand to .save.b must be a general registerSecond operand to .save.b must be the first of %d general registersSecond operand to .save.g must be a general registerSecond operand to .save.g must be the first of %d general registersSecond operand to .save.gf must be a non-negative 20-bit constantSecond operand to .unwabi must be a constantSection switching in code is not supported.Semantics error.  This type of operand can not be relocated, it must be an assembly-time constantShift value > 32. using <value %% 32>Shift value greater than 32. using <value %% 32>Shift value should be in the range [0,31]Short branches, Undefined, SVC, LDM/STMShort literal overflow(%ld.), immediate mode assumed.Signed immediate value %ld too largeSize of frame exceeds maximum of 96 registersSize of rotating registers exceeds frame sizeSomething forgot to clean up
Source and destination register should not be equalSource register for %s is no larger than the destination registerSource registers must be in the same unitSpurious `,' or bad indirect register addressing mode.Spurious operands; (%d operands/instruction max)Standalone `#' is illegalString extensionSubstitution symbols must begin with a letterSubtype %d is not recognized.Sunplus-v2-0-0-20060510
Support for 64-bit arithmetic not compiled in.Supported ARCH values are:Swapping instruction orderSymbol %s used as immediate operand in PIC mode.Symbol '%s' could not be created.Symbol `%s' can not be both weak and commonSymbol expectedSymbol missing
Symbol missing for .set/.equSymbol used as immediate for mbar instructionSymbol used as immediate for shift instructionSymbol used as immediate shift value for bit field instructionSymbol used as immediate value for msrset/msrclr instructionsSymbol used as immediate width value for bit field instructionSyntax in scaled-indexed mode, use [Rn:m] where n=[0..7] m={b,w,d,q}TLS relocation against a constantTLS relocation not allowed in FLIX bundleTLS relocation size does not match operand sizeTLS_*_S9 relocs are not supported yetTMS320C6000 options:
TOC section size exceeds 64kTOKEN TRACE not implementedTag must come before qualifying predicate.Tag name expectedTags on unwind pseudo-ops aren't supported, yetTarget processor does not support this instruction.The ".%s" pseudo-op is not implemented
The %s operand doesn't matchThe .BTEQU pseudo-op is not implemented.The .DEFINE pseudo-op is not implementedThe .ENTER pseudo-op is not supportedThe .LEAVE pseudo-op is not supportedThe .MACRO pseudo-op is not implementedThe 64-bit file format is used without z/Architecture instructions.The destination and source registers are identicalThe following ARC-specific assembler options are deprecated and are accepted
for compatibility only:
The input '%s' and output '%s' files are the sameThe option "--no-allow-flix" prohibits multi-slot flix.The trap id must be a constant.This architecture doesn't support atomic instructionThis architecture doesn't support mmuThis assembler does not support processor generation %ldThis assembler was configured for a target of `%s' and default,
cpu type `%s'.
This assembler was configured for a target of `%s'.
This coprocessor register access is deprecated in ARMv8This instruction may be unpredictable if executed on M-profile cores with interrupts enabled.This is the location of the conflicting usageThis label shouldn't be with addend.This operator only produces two byte values.This program is free software; you may redistribute it under the terms of
the GNU General Public License version 3 or later.
This program has absolutely no warranty.
Thumb does not support NOP with hintsThumb does not support conditional executionThumb does not support negative register indexingThumb does not support register indexing with writebackThumb does not support register post-indexingThumb does not support the 2-argument form of this instructionThumb does not support this addressing modeThumb encoding does not support an immediate hereThumb encoding does not support rotationThumb load/store multiple does not support {reglist}^Thumb supports only LSL in shifted register indexingThumb-2 MUL must not set flagsThumb-2 instruction only valid in unified syntaxThumb2 branch out of rangeToo few operands to '%s'.Too many argument. `%s'Too many instructions for bundle.Too many operandsToo many operands passed to instructionToo many operands scannedToo many operands: %sToo many registers poppedTrap id must be within [0x30..0x39] or [0x40..0xff].Treating '%-*s' as a symbol.Tried to .set unrecognized mode `%s'Tried to convert PC relative branch to absolute jumpTwo IU instructions may not be executed in parallelTwo MU instructions may not be executed in parallelTwo instructions in the same bundle both write to register %s, which is not allowed.Type is not allowed for this instructionUnable to allocate memory for new instructions
Unable to determine default target processor from string: %sUnable to find %s relocation for instruction %sUnable to generate `%s' compliant code without mthc1Unable to mix instructions as specifiedUnable to parse TLS base: %sUnable to process relocation for thumb opcode: %lxUnable to produce reloc against symbol '%s'Unable to use @pcl relocation for insn %sUnable to use @plt relocation for insn %sUnaligned operand. Needs to be 16bit alignedUnaligned operand. Needs to be 32bit alignedUnary operator %c ignored because bad operand followsUnbalanced parenthesis in %s operand.Unbalanced parenthesis in operand %dUndefined .EXPORT/.IMPORT argument (ignored): %sUndefined absolute constant: '%s'.Undefined register: '%s'.Undefined space: '%s' Assuming space number = 0.Undefined substitution symbol '%s'Unexpected branch conversion with `%x'Unexpected character '%c' after operand %d to %s.Unexpected reference to a symbol in a non-code sectionUnhandled dependency %s for %s (%s), note %dUnhandled reloc typeUnimplemented register `%s' specifiedUnknown .syntax operandUnknown CPU identifier `%s'Unknown TMS320C30 instruction: %sUnknown cpu -mcpu=%sUnknown exception: `%s'Unknown extensionUnknown indirect addressing modeUnknown instruction '%s'Unknown instruction `%s'Unknown opcode `%.*s'.Unknown opcode `%s'Unknown opcode `%s'.Unknown opcode: `%s'Unknown operatorUnknown processor register (32 bit) : `%d'Unknown processor register : `%d'Unknown psr option `%s'Unknown register no. encountered: %dUnknown register pair - index relative mode: `%d'Unknown register pair: `%d'Unknown register: `%d'Unknown reloc in md_apply_fix: %sUnknown relocation encountered in md_apply_fix.Unknown relocation operand: !%sUnknown relocation operand: @%sUnknown segment typeUnknown size of floating point registersUnknown typeUnknown type %c
Unknown visibility field in .commUnknown visibility field in .externUnknown visibility field in .globlUnknown visibility field in .weakUnmatched high relocationUnmatched high/shigh relocUnrecognised CPU errata name starting here: %sUnrecognised option: -hiddenUnrecognized .LEVEL argument
Unrecognized .type argumentUnrecognized condition code "%s"Unrecognized dependency specifier %d
Unrecognized field type '%c'Unrecognized indirect address format "%s"Unrecognized instruction "%s"Unrecognized opcode format: `%s'Unrecognized opcode, %s.Unrecognized opcode: `%s'Unrecognized operand list '%s' for instruction '%s'Unrecognized operand/register, %s.Unrecognized option '-x%s'Unrecognized option following -KUnrecognized or unsupported floating point constantUnrecognized parallel instruction "%s"Unrecognized parallel instruction '%s'Unrecognized parallel instruction combination "%s || %s"Unrecognized predicate relation typeUnrecognized section '%s'Unrecognized status bit "%s"Unrecognized struct/union tag '%s'Unrecognized substitution symbol functionUnrecognized vector size specifierUnrecognized vector size specifier ignoredUnrecognized version '%s'Unsigned immediate value %ld too largeUnsupported broadcast: `%s'Unsupported fixup size %dUnsupported instruction set extension: %sUnsupported operation on relocUnsupported processor generation %dUnsupported relocation size %dUnsupported use of %sUnsupported use of .gpwordUnsupported use of spUnterminated string after absolute expressionUnwind directive not followed by an instruction.Usage: %s [option...] [asmfile...]
Use of .def/.ref is deprecated.  Use .global insteadUse of PC here is UNPREDICTABLEUse of PC here is deprecatedUse of an RX string instruction detected in a file being assembled without string instruction supportUse of p0 is not valid in this contextUse of r%u as a source register is deprecated when r%u is the destination register.Use the .mmregs directive to use memory-mapped register names such as '%s'Used $at without ".set noat"Used FPU instructions requires enabling FPU extensionUsed more than the available 48 rotating registersUsed more than the available 96 rotating registersUsed more than the declared %d rotating registersUsing ENTRY rather than CODE in export directive for %sUsing a constant as second operand to .prologue is deprecatedUsing old style, %%hi(expr), please change to PPC style, expr@h.Using old style, %%lo(expr), please change to PPC style, expr@l.Using temp register (r1)Using temp register(r1)VAX options:
-d LENGTH		ignored
-J			ignored
-S			ignored
-t FILE			ignored
-T			ignored
-V			ignored
VFP registers must be adjacentVFP single or double precision register expectedVFP single precision register expectedVFP single precision register or VPR expectedVFP single, double or MVE vector register expectedVFP single, double or Neon quad precision register expectedVFP system register expectedVFP/Neon double precision register expectedVFP/Neon double precision register or VPR expectedVLIW packing constraint violationVLIW packing used for -mno-packVMS options:
-+			encode (don't truncate) names longer than 64 characters
-H			show new symbol after hash truncation
-replace/-noreplace	enable or disable the optimization of procedure calls
VPR expected lastVSIB unavailable with legacy encodingValue %d and %d out of rangeValue %d doesn't fit in signed %d-bit fieldValue %d doesn't fit in unsigned %d-bit fieldValue %ld not aligned by 2 for 10-bit PC-relative branch.Value %ld not aligned by 2 for 9-bit PC-relative branch.Value %ld too large for 10-bit PC-relative branch.Value %ld too large for 8-bit PC-relative branch.Value %ld too large for 9-bit PC-relative branch.Value for ENTRY_FR must be in the range 12..21
Value for ENTRY_GR must be in the range 3..18
Value for ENTRY_SR must be 3
Value for parameter `%s' of macro `%s' was already specifiedValue not in 16 bit range: %ldValue not in 16 bit signed range: %ldValue not in 4 bit unsigned range: %ldValue not in 5 bit unsigned range: %ldValue not in 6 bit range: %ldValue not in 6 bit unsigned range: %ldValue not in 8 bit range: %ldValue not in 8 bit signed range: %ldValue out of 16-bit range.Value out of 3-bit range.Value out of 4-bit range.Value out of 5-bit range.Value truncated to 62 bitsVariable is accessed using small data read only anchor, but it is not in the small data read only sectionVariable is accessed using small data read write anchor, but it is not in the small data read write sectionVery short instr to option, ie you can't do it on a NULLstrWarning: Warning: 32-bit element size and same destination and source operands makes instruction UNPREDICTABLEWarning: 32-bit element size and same first and third operand makes instruction UNPREDICTABLEWarning: 64-bit element size and same destination and source operands makes instruction UNPREDICTABLEWarning: conditional outside an IT block for Thumb.Warning: duplicated register (r%d) in register listWarning: instruction is UNPREDICTABLE in a VPT blockWarning: instruction is UNPREDICTABLE in an IT blockWarning: instruction is UNPREDICTABLE with PC operandWarning: instruction is UNPREDICTABLE with SP operandWarning: internal error: forgetting to set endndx of %sWarning: register list not in ascending orderWarning: register range not in ascending orderWidth value + shift value must not be greater than 32Width value must be less than 32Writes to register '%s' are not allowed.Wrong displacement %dWrong number of input operandsWrong number of operandsWrong number of output operandsWrong numbers of operands in default, check ns32k-opcodes.hWrong register in floating-point reglistWrong register in register indirect mode.Wrong size pointer register for architecture.XScale accumulator register expectedXtensa absolute literals option not supported; ignoredZA tile masks do not operate at .Q granularityZA tile number out of rangeZR register expected[-mwarn-syms]: Assignment makes a symbol match an ARM instruction: %s[0-9]H labels do not mix with dot-pseudos[0-9]H labels may not appear alone on a line[PC] index banned[]index same as ()+register: unpredictable[]index same as -()register: unpredictable[ieee|alternative]
                          set the encoding for half precision floating point numbers to IEEE
                          or Arm alternative format.[no-]generics is deprecated; use [no-]transform instead[no-]relax is deprecated; use [no-]transform instead`%s %d' after `%s %d' from %s:%u`%s %d' but no chunk open yet`%s%c' is not supported in 64-bit mode`%s%c' is only supported in 64-bit mode`%s%s' can't be used for write mask`%s%s' cannot be used here`%s%s' not allowed with `%s%c'`%s' Illegal count-register combination.`%s' Illegal use of register.`%s' Illegal use of registers.`%s' and `%s' can't be undefined in `%s' - `%s'`%s' can't be equated to common symbol `%s'`%s' can't be undefined in `%s' - `%s' {%s section}`%s' can't be undefined in `%s' {%s section} - `%s'`%s' can't be versioned to common symbol '%s'`%s' can't go in %s of %s template`%s' cannot be predicated`%s' cannot be used here`%s' cannot be used with `%s'`%s' does not fit into %s template`%s' does not fit into bundle`%s' does not support legacy NaN`%s' has undefined result`%s' invalid when little-endian`%s' is already the alias of %s `%s'`%s' is deprecated, use `%s'`%s' is not a valid %s expression`%s' is not a valid parameter qualifier for `%s' in macro `%s'`%s' is not supported in 64-bit mode`%s' is not supported on `%s%s'`%s' is not supported on `%s'`%s' is not valid here (expected `%c%s%s%c')`%s' is only supported in 64-bit mode`%s' must be last in bundle`%s' must be last in instruction group`%s' operand %u must use `%ses' segment`%s' should be an operand to this .endp`%s' symbol without preceding function`%s' was already defined`%s' was already used as parameter (or another local) name`%s' was not defined within procedure`%s' was not specified with previous .proc`%s': RC/SAE operand must follow immediate operands`%s': misplaced `%s'`%s': misplaced `{%s}'`%s` changes flags which would affect control flow behavior`%s` skips -malign-branch-boundary on `%s``%s` skips -mlfence-before-indirect-branch on `%s``%s` skips -mlfence-before-ret on `%s``&' serial number operator is not supported`)' required`,' required`.noopt' arguments ignored`\' at end of line/statement; ignored`af' must appear alone`fp=32' used with a 64-bit ABI`fp=32' used with a MIPS R6 cpu`fp=64' used with a 32-bit ABI`fp=64' used with a 32-bit fpu`fp=xx' cannot be used with `singlefloat'`fp=xx' used with a cpu lacking ldc1/sdc1 instructions`gp=32' used with a 64-bit ABI`gp=64' used with a 32-bit ABI`gp=64' used with a 32-bit processor`nooddspreg` cannot be used with a 64-bit ABI`noreorder' must be set before `nomacro'a bignum with underscores may not have more than 8 hex digits in any worda bignum with underscores must have exactly 4 wordsa destination register must be supplieda different %s was already specified, is now %sa register has no addressa reloc on this operand implies an overflowa string must follow the .base64 pseudo-opaccess registeraccessing MVE system register without MVE is UNPREDICTABLEaccumulator not a valid destinationaddend used with $DSBT_INDEXaddress calculation needs a strongly defined nearby symboladdress offset must be half word alignmentaddress offset must be word alignmentaddress override not allowed with `%s'address prohibits #address prohibits ()address prohibits ()+address prohibits -()address prohibits @address prohibits []address prohibits displacement length specifieraddress prohibits registeraddress too high for vector table jmp/jsraddress units must be one of %saddressing mode not supportedalias = %s
align value not recognized, using sizealignment is not a positive numberalignment is not a power of 2alignment must be constantalignment negative, 0 assumedalignment negative; 0 assumedalignment not a power of 2alignment padding (%lu byte) not a multiple of %ldalignment padding (%lu bytes) not a multiple of %ldalignment too large, %d assumedalignment too large: %u assumedalignment too large; %d assumedall tmm registers must be distinctalready assembled instructionsambiguous broadcast for `%s', using %u-bit formambiguous flags combination - '.profiler' directive ignored.ambiguous operand sizeambiguous operand size for `%s'an .indirect_symbol must be in a symbol pointer or stub section.architectural extension `%s' is not allowed for the current base architecturearchitectural extensions must be specified in alphabetical orderarchitecture `%s' unrecognizedarchitecture bumped from "%s" to "%s" on "%s"architecture elf attributes must set before any instructionsarchitecture features both enabled and disabledarchitecture variant invalidassemble Thumb codeassemble for a big endian cpuassemble for a little endian cpuassemble for big-endianassemble for little-endianassembly 0x%08x, expected %sassembly state not set for first frag in section %sassignment expectedassuming %s on symbolassuming all members of group `%s' are COMDATat most %d displacement operands are allowedat most %d immediate operands are allowedatomic memory operations insns require rd != rj && rd != rk when rd isn't r0attaching copyright header %s: %sattaching version header %s: %sattempt to .org/.space/.nops backwards? (%ld)attempt to .space/.bes backwards? (%ld)attempt to add an indirect_symbol to a stub or reference section with a zero-sized element at %sattempt to allocate data in absolute sectionattempt to allocate data in common sectionattempt to fill absolute section with non-zero valueattempt to fill section `%s' with non-zero valueattempt to get value of unresolved symbol `%s'attempt to move .org backwardsattempt to re-define symbol `%s'attempt to recreate an unwind entryattempt to redefine `%s' with a different lengthattempt to redefine pseudo-op `%s' ignoredattempt to redefine symbolattempt to redefine typed aliasattempt to store float in absolute sectionattempt to store float in section `%s'attempt to store non-empty string in section `%s'attempt to store non-zero value in section `%s'attempt to store value in absolute sectionattempt to use an ARM instruction on a Thumb-only processor -- `%s'backward ref to unknown label "%d:"bad .common segment %sbad .fmask directivebad .frame directivebad .longcall formatbad .mask directivebad .mask/.fmask directivebad .nan directivebad .relax formatbad .reserve segment -- expected BSS segmentbad .section directive: want a,e,v,w,x,M,S,G,T in stringbad .section directive: want a,l,w,x,M,S,G,T in stringbad .section directive: want a,o,s,w,x,M,S,G,T in stringbad .section directive: want a,s,w,x,M,S,G,T in stringbad .section directive: want a,v,w,x,M,S in stringbad .section directive: want a,w,x,M,S,G,T in stringbad .uses formatbad .weakext directivebad COFF debugging informationbad alignmentbad argument to %s_check directive.bad argument to syntax directive.bad arguments "%s" and/or "%s" in %s directivebad arguments to instructionbad base register: must be r0bad bitmask specified after APSRbad call to MD_ATOF()bad call to md_atofbad combined pmuls output operandbad coprocessor idbad defsym; format is --defsym name=valuebad element type for instructionbad escaped character in stringbad expressionbad expression syntaxbad fli constant operand, supported constants must be in decimal or hexadecimal floating-point literal formbad floating literal: %sbad floating-point constant: exponent overflowbad floating-point constant: unknown error code=%dbad format for ifc or ifncbad format of OPT NEST=depthbad frag at %p : fix %ld addr %ld %ld 
bad functional unit for operand %u of '%.*s'bad immediate value for 8-bit offset (%ld)bad immediate value for offset (%ld)bad instruction `%s'bad instruction formatbad instruction syntaxbad list lengthbad list length for table lookupbad list type for instructionbad memory operand `%s'bad number of operands to '%.*s'bad offset 0x%08lX (must be an 8-bit number of words)bad offset 0x%08lX (must be word-aligned)bad offset 0x%08lX (only 12 bits available for the magnitude)bad offset 0x%08lX (only 8 bits available for the magnitude)bad opcode or operandsbad operand %u of '%.*s'bad operand combination for '%.*s'bad or irreducible absolute expressionbad or irreducible absolute expression; zero assumedbad or irreducible expression for paper widthbad or missing co-processor numberbad or unhandled relocation type: 0x%02xbad personality routine numberbad predicate '%s'bad range in register listbad register expressionbad register for mrsbad register for operand %u of '%.*s'bad register for post-indexbad register in []bad register listbad register list: %sbad register name `%s'bad register name: %sbad register number: %sbad register or register pair for operand %u of '%.*s'bad register pair for operand %u of '%.*s'bad register rangebad relaxation statebad reloc expressionbad relocation expression for '%s'bad relocation fixup type (%d)bad segmentbad size %d in type specifierbad size %d in vector width specifierbad starting register: r0 and r15 invalidbad string constantbad symbol suffixbad type for registerbad type for scalarbad type in SIMD instructionbad value (%s) for %sbad value for <bit-%s-%s> field, value must be 0...%dbad value for compressed funct2 field, value must be 0...3bad value for compressed funct3 field, value must be 0...7bad value for compressed funct4 field, value must be 0...15bad value for compressed funct6 field, value must be 0...63bad value for funct2 field, value must be 0...3bad value for funct3 field, value must be 0...7bad value for funct7 field, value must be 0...127bad value for opcode field, value must be 0...127 and lower 2 bits must be 0x3bad value for opcode field, value must be 0...2bad value for th.vsetvli immediate field, value must be 0..2047bad value for vector immediate field, value must be -15...16bad value for vector immediate field, value must be -16...15bad value for vector immediate field, value must be 0...31bad value for vector immediate field, value must be 0...63bad value for vsetivli immediate field, value must be 0..1023bad value for vsetvli immediate field, value must be 0..2047bad vector arrangement typebad/missing psr specifierbadly formed .dim directivebadly formed .dim directive ignoredbadly formed .size directivebadly formed .weak directive ignoredbadly formed expression near %sbase and offset must be from the same unitbase registerbase register expectedbase register written back, and overlaps one of transfer registersbase register written back, and overlaps second transfer registerbase unit must be either A0 or A1base unit must be one of %sbase64 strings must be placed into a sectionbfd-target = %s
bfd_set_section_flags: %sbignum invalidbignum invalid; zero assumedbignum truncated to %d bytebignum truncated to %d bytesbit-field extends past end of registerblx to '%s' an ARM ISA state function changed to blblx to Thumb func '%s' from Thumb ISA state changed to blbogus SHF_MERGE / SHF_STRINGS for SHT_NOBITS sectionboth insns for !gpdisp!%ld must be in the same sectionbr_gr record before region record!br_mem record before region record!bra or bsr with undefined symbol.branch %s is always truebranch address range overflow (0x%lx)branch must be last instruction in IT blockbranch operand has odd offset (%lx)
branch out of rangebranch out of range or not a multiple of 2branch relaxation is not supported in `%s'branch target frequency must be greater than 0branch target not word alignedbranch to a symbol in another ISA modebranch to misaligned address (0x%lx)branching or jumping to a loop end may trigger hardware erratabreak outside of structured loopbroadcast is needed for operand of such typebroken assembler, no assembly attemptedbstr(ins|pick).[wd] require msbd >= lsbdbyte count constant %ld is out of range [1..%d]byte displacement out of rangebyte or halfword not valid for base registercall target address 0x%08x out of range 0x%08x to 0x%08xcall to md_convert_frag
call to md_convert_frag 
call to md_estimate_size_before_relax
call to md_estimate_size_before_relax 
call to tc_aout_fix_to_chars 
can not do %d byte pc-relative relocationcan not do %d byte relocationcan not resolve expressioncan not shift offsets when accessing less than half-wordcan only load two consecutive registerscan only store two consecutive registerscan only transfer two consecutive registerscan't []index a register, because it has no addresscan't change index for operandcan't close %s: %scan't close `%s'can't create %s: %scan't create group: %scan't create relocationcan't create section %scan't encode register '%s%s' in an instruction requiring %s prefixcan't encode register '%s%s' with VEX/XOP/EVEXcan't extend fragcan't extend frag %lu charcan't extend frag %lu charscan't fill %ld byte in section %s of %s: '%s'can't fill %ld bytes in section %s of %s: '%s'can't find fixup pointed to by .usescan't find opcodecan't find opcode can't find previous opcode can't handle expressioncan't handle generation of literal/labels yetcan't handle undefined OP TYPEcan't have relocation for ipushcan't make global register symbol `%s'can't make register symbol globalcan't make section symbol globalcan't mix positional and keyword argumentscan't mix relocation modifier with explicit shiftcan't open %s for reading: %scan't open %s: %scan't open `%s' for writingcan't open a bfd on stdout %scan't open macro library file '%s' for reading: %scan't predecrementcan't read from %s: %scan't redefine the index of a scalar aliascan't redefine the type of a register aliascan't redefine type for operandcan't represent relocation type %scan't resolve %s - %scan't resolve value for symbol `%s'can't set section flags for section %scan't start writing .mdebug section: %scan't use Neon quad register herecan't use R0 herecan't use alignment with this instructioncan't use high part of register in operand %dcan't write %ld byte to section %s of %s: '%s'can't write %ld bytes to section %s of %s: '%s'cannot assemble DSP instruction, DSP option not set: %scannot assemble FPU instruction, FPU option not set: %scannot assemble into a literal fragmentcannot both predecrement and postincrementcannot branch to odd addresscannot change .bundle_align_mode inside .bundle_lockcannot change section or subsection inside .bundle_lockcannot change type of common symbol '%s'cannot combine index with optioncannot combine pre- and post-indexingcannot convert expression symbol %s to complex relocationcannot create 64-bit relocationcannot create floating-point numbercannot decode instruction formatcannot define symbol `%s' in absolute sectioncannot determine Thumb instruction size. Use .inst.n/.inst.w insteadcannot do %s %u byte relocationcannot do %u byte pc-relative relocationcannot do %u-byte relocationcannot emit PC relative %s relocation%s%scannot encode misaligned addend in the relocatable field (0x%lx)cannot encode opcode "%s"cannot encode opcode "%s" in the given format "%s"cannot find `}' for cm.push/cm.popcannot find suitable trampolinecannot generate relocation type for symbol %s, code %scannot honor width suffixcannot honor width suffix -- `%s'cannot make a relative jump to an absolute locationcannot mask instruction using no functional unitcannot override zerofill section type for `%s,%s'cannot pack %s and %s togethercannot pack %s and %s together with a 16-bit insncannot pack %s into slot P1cannot pack %s with a 16-bit insncannot represent %s relocation in object filecannot represent %s relocation in this object file formatcannot represent %s relocation in this object file format1cannot represent `%s' relocation in object filecannot represent relocation type %scannot represent relocation type %s in x32 modecannot resolve @slotcount parametercannot set literal_prefix inside literal fragmentcannot use `%s' in this sectioncannot use indirect addressing with the PCcannot use partial register %s for addressingcannot use post-indexing with PC-relative addressingcannot use post-indexing with this instructioncannot use register index with PC-relative addressingcannot use register index with this instructioncannot use writeback with PC-relative addressingcannot use writeback with this instructioncanonical = %s
changed section attributes for %schanged section entity size for %schanged section type for %scharacter constant too largecharacter following name is not '#'cmpu doesn't support condition code %sco-processor offset out of rangeco-processor register expectedcode is ATPCS conformantcode uses 26-bit program countercode uses 32-bit program countercomma expected between operandscomma is  expectedcomma missing in .xstabscommon alignment not a power of 2comparison must be with register or #0condition code %s value (%d) too largecondition code invalid for jrcondition code register should be 0 or 4 for %s, was %dcondition code register should be even for %s, was %dcondition not followed by conditionalizable insncondition requiredcondition sa cannot be used hereconditional branch or jal insn's operand references R%ld of previous arithmetic or logic insn.conditional branch out of rangeconditional branch target not word alignedconditional infixes are deprecated in unified syntaxconditional instruction cannot use B flagconditional instruction cannot use G flagconditional instruction cannot use R flagconflicting .insn operandsconflicting ISA extension attributes.conflicting use of `data16' prefixconfusing relocation expressionsconfusion in formal parametersconstant doesn't fit in %d bitsconstant doesn't fit in 4 bitsconstant expression expectedconstant expression not supportedconstant expression or register list expectedconstant expression requiredconstant generator destination register found in %sconstant generator source register found in %sconstant offset requiredconstant out of 8-bit range: %dconstant shift amount requiredconstant too big to fit into instructionconstant value requiredcontrol registercontrol register '%s' not supported on this architecturecontrol register expected, but saw '%.6s'convert_frag
coprocessor for insn is not enabled for cdecore and copro insn lengths must total 32 bits.core and copro insn lengths must total 64 bits.core register %s value (%d) too largecould not assemble: %scould not build transition for %s => %scould not open %s for readingcould not parse INSN_PATTERN '%s'could not parse INSN_REPL '%s'could not parse template definitioncould not set architecture and machinecould not skip to %ld in file `%s'could not update architecture and machinecould not write .mdebug section: %scouldn't find a valid instruction formatcouldn't find relocation to usecpu `%s' unrecognizedcpu-type = %s
cpu4: not converting PUSH #4 to shorter formcpu4: not converting PUSH #8 to shorter formcr%d is a reserved control registerctoff() is not supported by the rh850 ABI. Use -mgcc-abi insteadctoff() relocation used on an instruction which does not support itcx1d requires consecutive destination registers.cx2d requires consecutive destination registers.cx3d requires consecutive destination registers.d0/d1 registersdangerous MULS/MULU location; give it higher alignmentdangling `__gcc_isr %d'dangling `__gcc_isr'data dependency: %s %s -- %s %s (%d/%d bubble)data in executable sectiondata item with alignment larger than locationdata size prefix invalid with `%s'data transfer register cannot be halfworddefault mask isn't alloweddest and source1 must be the same registerdest must overlap one source registerdestinationdestination and source registers must be distinctdestination for add/subtract can only be R2 or R3destination for multiply can only be R0 or R1destination operand must be 16 bit registerdestination operand must be 16bit absolute addressdestination operand must be 8 bit registerdestination register and offset register may not be the samedestination register is same for parallel insnsdestination register modified by displacement-post-modified addressdestination register must be full-worddestination register must be r1destination register same as write-back basedestination register should be even numbereddestination unit must be RDdetected global register use not covered by .register pseudo-opdifference of two symbols only supported with .long, .short, or .bytedirective %s cannot be negateddirective .big encountered when option -big requireddirective .little encountered when option -little requireddirective LOC from within a BSPEC/ESPEC pair is not supporteddirective LOCAL must be placed in code or datadirectives are not valid inside bundlesdisable warnings about symobls that match instructionsdisabling feature `%s' has no effect on the current base architecturediscriminator less than zerodisplacementdisplacement is too largedisplacement must be an unsigned 8-bit numberdisplacement overflows 12-bit fielddisplacement overflows 8-bit fielddisplacement to defined symbol %s overflows 12-bit fielddisplacement to defined symbol %s overflows 8-bit fielddisplacement to undefined symbol %s overflows 12-bit fielddisplacement to undefined symbol %s overflows 8-bit field displacement too large (%d)displacement too large for this architecture; needs 68020 or higherdiv / mul are reserved instructionsdivide by zerodivision by zerodivision by zero when setting `%s'dla used to load 32-bit register; recommend using la insteaddo not output verbose error messagesdo not warn on use of deprecated featuredoes not match begin %s%s at %s:%ddon't use Rn-Rm syntax with non-unit stridedsp immediate shift value not constantduplicate !tlsgd!%ldduplicate !tlsldm!%ldduplicate ".else"duplicate %sduplicate .fnstart directiveduplicate .handlerdata directiveduplicate .personality directiveduplicate .personalityindex directiveduplicate aux register %sduplicate entry hint %sduplicated `%s'duplicated `{%s}'duplicated psr bit specifiereGPR use conflicts with encoding specifierelements must be smaller than reversal regionelse without matching ifemit_one_bundle: unexpected dynamic opempty label field for ISempty symbol name in .def; ignoredempty vector register listemulations not handled in this configurationenable feature flag gating for system registersend of file after a one-character quote; \0 insertedend of file in comment; newline insertedend of file in escape characterend of file in multiline commentend of file in string; '%c' insertedend of file inside conditionalend of file not at end of a line; newline insertedend of line encountered inside .base64 stringend of macro inside conditionalend of vector register list not foundend on line errorendf without forendi without matching ifending register must be r15endw without whileentity size for SHF_MERGE not specifiedentry instruction with stack decrement < 16equals character only allowed at end of .base64 stringerror adding attribute: %serror constructing %s pseudo-op tableerror parsing element/structure listerror setting flags for "%s": %serror setting flags for ".sbss": %serror: unsupported #foo() directive used on symbolestimate size
estimate_size_before_relax calledeven register number requiredeven register requiredexcess operands: '%s'excessive count %zu for %s - ignoredexpected #constantexpected #n as first argument of %sexpected %cexpected ',' after section nameexpected ',' after symbol nameexpected ',' after symbol sizeexpected '['expected ']'expected ']', not %c in %sexpected 'za' rather than a ZA tile at operand %dexpected '{'expected '{' at operand %dexpected '}'expected '}' after ZT0expected .L, .W or .B for register in indexed addressing modeexpected 0 operands for generated labelexpected 0 or 1expected <Rm> or <Dm> or <Qm> operandexpected <nn>expected <offset>, <opcode>expected <reg>, <reg>expected <tag> , <value>expected @(exp, reg16)expected ARM or MVE vector registerexpected EP registerexpected LRexpected MVE register [q0..q7]expected SM or ZA operandexpected ZT0 or a ZA mask at operand %dexpected `%s' to have already been set for .vtable_inheritexpected a %s name followed by a `,'expected a 32-bit selection registerexpected a 64-bit base registerexpected a 64-bit integer register at operand %dexpected a ZA array vector at operand %dexpected a ZA tile at operand %dexpected a ZA tile slice at operand %dexpected a base registerexpected a constant immediate offsetexpected a list of %d or %d registers at operand %d -- `%s'expected a list of %d registers at operand %d -- `%s'expected a predicate-as-counter rather than predicate-as-mask register at operand %dexpected a predicate-as-mask rather than predicate-as-counter register at operand %dexpected a register at operand %dexpected a register or register list at operand %dexpected a scalar SIMD or floating-point register at operand %dexpected a single-register list at operand %d -- `%s'expected a vector or predicate register at operand %dexpected a vector register at operand %dexpected address expressionexpected alignment after sizeexpected an Advanced SIMD vector register at operand %dexpected an SVE predicate register at operand %dexpected an SVE predicate-as-counter register at operand %dexpected an SVE vector or predicate register at operand %dexpected an SVE vector register at operand %dexpected an SVE vector register or ZA tile slice at operand %dexpected an integer or predicate register at operand %dexpected an integer or stack pointer register at operand %dexpected an integer or vector register at operand %dexpected an integer or zero register at operand %dexpected an integer register or Advanced SIMD vector register at operand %dexpected an integer register or SVE vector register at operand %dexpected an integer, vector or predicate register at operand %dexpected an unsuffixed ZA tile at operand %dexpected closing parenexpected commaexpected comma after "%s"expected comma after instruction nameexpected comma after major opcodeexpected comma after nameexpected comma after name "%s"expected comma after name `%s' in .localentry directiveexpected comma after name `%s' in .size directiveexpected comma after name in .symverexpected comma after name in .vtable_entryexpected comma after name in .vtable_inheritexpected comma after register modeexpected comma after register numberexpected comma after symbol nameexpected comma after symbol-name: rest of line ignored.expected comma or colon after symbol name; rest of line ignoredexpected comma separatorexpected constant expression as first argument of %sexpected constant expression, got %sexpected constant in the range 2..16expected constant or register name as argument to RPT insnexpected constant value as argument to RPTexpected double quote enclosed string as argument to .base64 pseudo-opexpected element type rather than vector typeexpected expressionexpected expression, got %sexpected fill pattern missingexpected first argument of %s to be in the range 1-4expected indexexpected numeric constantexpected one operand for generated literalexpected quoted stringexpected registerexpected register as second argument of %sexpected register listexpected register name or constant as first argument of %sexpected simple numberexpected symbolexpected symbol nameexpected valid addressing mode for mova: "@(disp, ea.sz),ERn"expected value of first argument of %s to fit into 20-bitsexpected }expecting %c near %sexpecting )expecting ]expecting `)' after scale factor in `%s'expecting `,' or `)' after base register in `%s'expecting `,' or `)' after index register in `%s'expecting comma delimited operandsexpecting comma delimited register operandsexpecting either ON or OFF after .listexpecting index register or scale factor after `,'; got '%c'expecting indirect branch instruction after `notrack'expecting indirect register `($rA)'expecting indirect register `($rX)'expecting lockable instruction after `lock'expecting mnemonic; got nothingexpecting opcode string in self test modeexpecting operand after ','; got nothingexpecting operand before ','; got nothingexpecting prefix; got nothingexpecting registerexpecting scale factor of 1, 2, 4, or 8: got `%s'expecting valid branch instruction after `bnd'expecting {expr too hugeexpression does not evaluate to a constantexpression doesn't fit in BYTEexpression doesn't fit in WORDexpression errorexpression is too complex to be resolved or converted into relocationsexpression must be constantexpression out of range: defaulting to 0expression out of range: defaulting to 1expression too complexextended GPR cannot be used as base/indexextended instruction in a branch delay slotextended instruction in delay slotextended operand requested but not requiredextending shift is not permittedextension `%s' unrecognizedextension does not apply to the base architectureextra .LABEL arguments ignored.extra characters '%s' at end of constant expression '%s'extra characters '%s' at end of immediate expression '%s'extra characters '%s' at end of operand '%s'extra characters '%s' at the end of absolute operand '%s'extra closing braceextra colonextra commaextra dotextra opening braceextra stuff on line ignoredextraneous characters at end of numeric section typeextraneous shift as part of operand to shift insnfailed for %d
failed general register sanity check.failed regnum sanity check.failed sanity checkfailed sanity check.failed sanity check: long_jumpfailed sanity check: short_jumpfailed special case insn sanity checkfailed to assemble instruction: "%s"failed to parse flagsfailed to read instruction table %s
failed to set flags for "%s": %sfailed to set subsections by symbolsfailed to set up debugging information: %sfake .file after real onefall through frequency must be greater than 0field fx_size too small to hold %lufield size must be 16 when value is relocatablefield value "%s" too complex for a bitfieldfield value truncatedfield width "%s" too complex for a bitfieldfield width %lu too big to fit in %d byte: truncated to %d bitsfield width %lu too big to fit in %d bytes: truncated to %d bitsfifthfile finished with an open IT block.file finished with an open VPT/VPST block.file not found: %sfile number less than onefile table slot %u is already occupied by a different file (%s%s%s vs %s%s%s)file was compiled assuming all data will be in the lower memory region, but the upper region is in usefile was compiled assuming data could be in the upper memory region, but the lower data region is exclusively in usefile was compiled for the 430 ISA but the %s ISA is selectedfile was compiled for the 430X ISA but the 430 ISA is selectedfile was compiled for the large memory model, but the small memory model is selectedfile was compiled for the small memory model, but the large memory model is selectedfilename goes over one page boundaryfill pattern too long, truncating to %ufirstfirst and second operands shall be the same registerfirst operand is floating pointfirst operand is too large for 16-bit signed intfirst operand is too large for a 24-bit displacementfirst register must be r4first transfer register must be evenfixes not all moved from %sflag for {c}psr instruction expectedflag mismatchfloat register should be even, was %dfloat16 format cannot be set more than once, ignoring.floating point args are in fp regsfloating point constant too largefloating point number invalidfloating point number invalid; zero assumedfloating-point expression requiredfloating-point registerformat = %s
format names only valid inside bundlesfound %d operand for '%s':  Expected %dfound %d operands for '%s':  Expected %dfound '%c', expected: '%c'found `%sd'; assuming `%sl' was meantfourthfr_mem record before region record!fr_var %lu < length %dfr_var (%ld) < length (%d)fraction bits value out of rangeframe reg expected, using $%d.frame size specified twicefrgr_mem record before region record!functional unit already maskedfunctional unit already masked for operand %u of '%.*s'functional unit already used in this execute packetfurther multibyte character warnings suppressedg?csrxchg require rj != r0 && rj != r1garbage after index spec ignoredgarbage at end of linegarbage following instructiongas doesn't understand your configure target %sgeneral registergeneral-purpose registergenerate PIC codegenerating 16-bit `iret' for .code16gcc directivegenerating 32-bit `%s', unlike earlier gas versionsget_expanded_loop_offset: invalid opcodeginsn unsupported for targetgr_gr record before region record!gr_mem record before region record!group name for SHF_GROUP not specifiedgroup name not parseablegroup section `%s' has no group signaturehandlerdata in cantunwind framehard-float conflicts with specified fpuhardware dividehardware loop extensionhaving the base register in the register list when using write back is UNPREDICTABLEhere is the "else" of the unterminated conditionalhere is the previous ".else"here is the previous ".if"here is the start of the unterminated conditionalhi() relocation used on an instruction which does not support ithi0() relocation used on an instruction which does not support ithigh bits set in register list expressionhint in B unit can't be usedhint in B unit may be treated as nophint.b may be treated as nophint.b shouldn't be usediWMMXt control register expectediWMMXt data or control register expectediWMMXt data register expectediWMMXt scalar register expectedidentifier+constant@%s means identifier@%s+constantif writeback register is in list, it must be the lowest reg in the listignoring `.d32' suffix due to earlier `{disp<N>}'ignoring `.d8' suffix due to earlier `{disp<N>}'ignoring `.s' suffix due to earlier `{%s}'ignoring attempt to re-define symbol `%s'.ignoring attempt to redefine built-in register '%s'ignoring attempt to redefine symbol %signoring attempt to undefine built-in register '%s'ignoring attempt to use .unreq on fixed register name: '%s'ignoring bad alignmentignoring changed section attributes for %signoring changed section type for %signoring extra '-rename-section' delimiter ':'ignoring fill value in absolute sectionignoring fill value in section `%s'ignoring incorrect section type for %signoring invalid '-rename-section' specification: '%s'ignoring macro exit outside a macro definition.ignoring operands: %s ignoring out of range alignment maximumignoring redefinition of register alias '%s'iif convert internal pcrel/binaryiif convert internal pcrel/pointerillegal %s relocation size: %dillegal .stab%c directive, bad characterillegal .stabx expression; zero assumedillegal double indirectionillegal expressionillegal immediate register operand %sillegal indirect referenceillegal opcode %s for mcu %sillegal opcode for zve32xillegal operandillegal operand - register name found where none expectedillegal operandsillegal prefix used with VEX/XOP/EVEXillegal range of target hardware versionsillegal register after @illegal register after @-illegal register included in listillegal register numberillegal resource usage in bundleimm3imm5 should >= 2immediate 0 cannot be used hereimmediate 1 or 2 expectedimmediate cannot be moved by a single instructionimmediate constant is valid both as a bit-pattern and a floating point value (using the fp value)immediate expression requires a # prefiximmediate has bits set outside the operand sizeimmediate is not 16bit alignedimmediate is not 32bit alignedimmediate is not a power of twoimmediate is out of boundsimmediate must be 1 or 2immediate must be a multiple of 2 in the range of +/-[0,254]immediate must be a multiple of 4 in the range of +/-[0,508]immediate must be a multiple of 8 in the range of +/-[0,1016]immediate must be either 1, 2, 4 or 8immediate must be in the range of +/-[0,127]immediate offset not 2-byte-alignedimmediate offset not 4-byte-alignedimmediate offset out of rangeimmediate operand expected in the range [1,16]immediate operand expected in the range [1,8]immediate operand illegal with absolute jumpimmediate operand is not matchimmediate operand is too largeimmediate operand requiredimmediate operand requires iWMMXt2immediate operands sum to greater than 32immediate out of rangeimmediate out of range for insertimmediate out of range for narrowing operationimmediate out of range for shiftimmediate out of range, shall fit in 32 bitsimmediate too large (bigger than 0xF)immediate valueimmediate value %d out of range %d to %dimmediate value %llu out of range %u to %luimmediate value %u out of range %u to %uimmediate value 0x%x truncated to 0x%ximmediate value 48 or 64 expectedimmediate value is out of rangeimmediate value must be 16, 20, 24, 28immediate value must be a multiple of %d at operand %d -- `%s'immediate value not allowed when source & dest differimmediate value out of rangeimmediate value out of range immediate value out of range, expected range [0, 16]immediate value out of range, expected range [1, 32]immediate zero expectedimproper prefetch offset (%ld)inappropriate arguments for opcode '%s'inappropriate arguments for opcode `%s'incompatible flag %i in line directiveinconsistent types in Neon instructioninconsistent uses of .cfi_sectionsincorrect condition in IT blockincorrect condition in VPT/VPST blockincorrect format for multiply parallel instructionincorrect number of operands given in the first instructionincorrect number of operands given in the second instructionincorrect register `%s%s' used with `%c' suffixincorrect register in reglistincorrect register number, ignoringindex and destination registers should be distinctindex must be 0 or 1index must be in the range 0 to 3index not allowed inside register listindex registerindex register overlaps transfer registerindex value too big for %sindexed register must be less than 16indexed register must be less than 8indexed vector register expectedindirect %s without `*'indirect `%s` with memory operand should be avoidedinput/output port address isn't allowed with `%s'insn can't be combined with parallel processing insninsn cannot be combined with non-nopxinsn cannot be combined with non-nopyinsn cannot be combined with pmulsinsn name: %s	format: %s	syntax errorinsn name: %s
format: %s
macro: %s	syntax errorinsn name: %s
format: %s
we want macro but macro is NULLinstruction %s may not follow another I/O instruction.instruction %s may not follow another memory access instruction.instruction %s requires %d operandinstruction %s requires %d operandsinstruction %s requires MSP430X mcuinstruction %s requires absolute expressioninstruction %s requires enabling AUDIO extensioninstruction %s requires enabling DIV & DX_REGS extensioninstruction %s requires enabling DX_REGS extensioninstruction %s requires enabling FPU extensioninstruction %s requires enabling FPU_DP extensioninstruction %s requires enabling FPU_MAC extensioninstruction %s requires enabling FPU_SP extensioninstruction %s requires enabling STRING extensioninstruction %s requires enabling dsp extensioninstruction %s requires enabling performance extensioninstruction %s requires enabling performance extension IIinstruction %s requires enabling zol extensioninstruction %s.a does not existinstruction %s: result is always falseinstruction %s: result is always trueinstruction '%.*s' cannot be predicatedinstruction '%s' cannot be executed in parallel.instruction '%s' is for the M32R2 onlyinstruction '%s' is for the M32RX onlyinstruction `%s' after `xacquire' not allowedinstruction `%s' isn't supported outside of protected mode.instruction address is not a multiple of %dinstruction address is not a multiple of 16instruction address is not a multiple of 2instruction address is not a multiple of 8instruction cannot be conditionalinstruction cannot operate on pair valuesinstruction does not accept PC-relative addressinginstruction does not accept preindexed addressinginstruction does not accept register indexinstruction does not accept scaled register indexinstruction does not accept this addressing modeinstruction does not accept unindexed addressinginstruction does not allow shifted indexinstruction does not support unindexed addressinginstruction does not support writebackinstruction does not take a block typeinstruction form not available on this architecture.instruction implicitly accesses R31 of previous load.instruction is always unconditionalinstruction length of %u bytes exceeds the limit of 15instruction missing MVE vector predication codeinstruction mnemonic too long: %sinstruction not allowed in IT blockinstruction not allowed in VPT blockinstruction not supported in Thumb16 modeinstruction requires labelinstruction requires label or value in range -511:512instruction requires label sans '$'instruction requires register indexinstruction sequence (write a0, branch, retw) may trigger hardware erratainstructions write to the same destination register.integer operand out of rangeinteger register expected in the extended/shifted operand registerinteger register expected in the shifted operand registerinternal confusion: relocation in a section without contentsinternal errorinternal error in argument parsinginternal error: [%s] unexpected code [%lx] in frob symbolinternal error: bad file property ID %dinternal error: bad microMIPS opcode (incorrect length: %u): %s %sinternal error: bad microMIPS opcode (opcode/length mismatch): %s %sinternal error: base section index out of rangeinternal error: can't export reloc type %d (`%s')internal error: can't install fix for reloc type %d (`%s')internal error: cannot get align symbolinternal error: fixup not contained within fraginternal error: lookup/get operands failedinternal error: losing opcode: `%s' "%s"
internal error: more indirect mach-o symbols than expectedinternal error: reloc %d (`%s') not supported by object file formatinternal error: unknown dwarf2 formatinternal error: unknown instruction attribute: 0x%08xinternal error: unknown nop check stateinternal error: unknown option name '%s'internal error: we have no internal label yetinternal error; cannot generate `%s' relocationinternal error? cannot generate `%s' relocationinternal error? cannot generate `%s' relocation (%d, %d)internal failure in parse_register_listinternal inconsistency in %s: bdap.w with no symbolinternal inconsistency in %s: bdapq no symbolinternal inconsistency problem in %s: %lxinternal inconsistency problem in %s: ext. insn %04lxinternal inconsistency problem in %s: fr_subtype %dinternal inconsistency problem in %s: fr_symbol %lxinternal inconsistency problem in %s: insn %04lxinternal inconsistency problem in %s: resolved symbolinternal inconsistency problem: %s called for %d bytesinternal relocation (type: IMMEDIATE) not fixed upinternal: BFD_RELOC_MMIX_BASE_PLUS_OFFSET not resolved to sectioninternal: GREG expression not resolved to sectioninternal: bad CFA value #%dinternal: bad RISC-V CSR class (0x%x)internal: bad RISC-V opcode (bits %#llx undefined or invalid): %s %sinternal: bad RISC-V opcode (mask error): %s %sinternal: bad RISC-V opcode (unknown operand type `%s'): %s %sinternal: bad RISC-V privileged spec (%s)internal: bad mips opcode (bits 0x%08lx defined): %s %sinternal: bad mips opcode (bits 0x%08lx doubly defined): %s %sinternal: bad mips opcode (bits 0x%08lx undefined): %s %sinternal: bad mips opcode (mask error): %s %sinternal: bad relocation #%dinternal: broken assembler.  No assembly attemptedinternal: duplicate %sinternal: invalid macro argument `%s'internal: macro %s not implementedinternal: mmix_prefix_name but empty prefixinternal: unexpected argument '%d' to msp430_object_attributeinternal: unexpected relax type %d:%dinternal: unhandled label %sinternal: unknown argument type `%s'internal: unknown operand type: %s %sinternal: unsupported RISC-V relocation number %dinternal_relocation (type: OFFSET_IMM) not fixed upinterrupt vector for trap instruction out of rangeinvalid %%-tag in BPF opcode '%s'
invalid %s option for %s cpuinvalid %s relocation against registerinvalid -malign-branch-boundary= value: %sinvalid -malign-branch-prefix-size= value: %sinvalid -malign-branch= option: `%s'invalid -march= option: `%s'invalid -mavxscalar= option: `%s'invalid -mevexlig= option: `%s'invalid -mevexrcig= option: `%s'invalid -mevexwig= option: `%s'invalid -mfence-as-lock-add= option: `%s'invalid -mlfence-after-load= option: `%s'invalid -mlfence-before-indirect-branch= option: `%s'invalid -mlfence-before-ret= option: `%s'invalid -mmnemonic= option: `%s'invalid -momit-lock-prefix= option: `%s'invalid -moperand-check= option: `%s'invalid -mrelax-relocations= option: `%s'invalid -msse-check= option: `%s'invalid -msyntax= option: `%s'invalid -mtls-check= option: `%s'invalid -mtune= option: `%s'invalid -mvexwig= option: `%s'invalid -mx86-used-note= option: `%s'invalid <arch> in --march=<arch>: %sinvalid @slotcount valueinvalid B-type offset (%+lld)invalid BSPEC expressioninvalid CB-type offset (%+lld)invalid CJ-type offset (%+lld)invalid CSR `%s' for the privileged spec `%s'invalid CSR `%s', needs `%s' extensioninvalid CSR `%s', needs `h' extensioninvalid CSR `%s', needs rv32i extensioninvalid Hi register with immediateinvalid INST in command line: %sinvalid J-type offset (%+lld)invalid LOC expressioninvalid NaN setting -mnan=%sinvalid PC-relative operandinvalid PLT expression `%s'invalid Rt register number in 64-byte load/storeinvalid SIB addressinvalid VSIB addressinvalid WakeOnStatus %ldinvalid XFR WideBus Address %ldinvalid ZA tileinvalid `%s' prefixinvalid abi -mabi=%sinvalid accumulator registerinvalid addressinvalid addressing modeinvalid architectural extensioninvalid architecture -A%sinvalid architecture -xarch=%sinvalid architecture -z%sinvalid architecture option -m%s, ignoredinvalid argument '%s' to -fdebug-prefix-mapinvalid attempt to declare external version name as default in symbol `%s'invalid auto-litpool-limit argumentinvalid auto-litpool-limit argument (range is 100-10000)invalid barrier typeinvalid base registerinvalid base register for register offsetinvalid branch operandinvalid byte branch offsetinvalid cache operation nameinvalid char %s beginning operand %d `%s'invalid character %#x found inside .base64 stringinvalid character %s before operand %dinvalid character %s in mnemonicinvalid character %s in operand %dinvalid character '%c' found inside .base64 stringinvalid characters in inputinvalid co-processor operandinvalid conditioninvalid condition code '%s'invalid condition code nameinvalid configuration option '%s' in transition rule '%s'invalid constantinvalid constant (%lx) after fixupinvalid constant table offset %ldinvalid constant: %d bit expression not in range %d..%dinvalid constant: %d bit expression not in range %u..%uinvalid constant: %d is not word align integerinvalid constant: 10 bit expression not in range [-2^9, 2^9-1]invalid constant: 20 bit expression not in range -2^19..2^19-1invalid constant: 25 bit expression not in range [-16777216, 16777215]invalid constant: 32 bit expression not in range [-0x80000000, 0x7fffffff]invalid constant: 32 bit expression not in range [0, 0xffffffff]invalid constant: 32 bit expression not word aligninvalid constant: bit expression not definedinvalid control register nameinvalid data size %dinvalid default displacement size "%s". Defaulting to %d.invalid destination memory operandinvalid destination registerinvalid destination register listinvalid destination unitinvalid element selectorinvalid element size %d and vector size combination %cinvalid empty loopinvalid expression for operand %i of '%s'invalid expression in load/store multipleinvalid expression in the addressinvalid flag '%s'invalid floating point numbers type `%s'invalid floating-point constantinvalid fourth registerinvalid frame sizeinvalid hvc expressioninvalid identifier for ".ifdef"invalid immediateinvalid immediate field positioninvalid immediate for address calculation (value = 0x%08lX)invalid immediate for stack address calculationinvalid immediate sizeinvalid immediate valueinvalid immediate: %ld is out of rangeinvalid index size for coldfireinvalid indirect register sizeinvalid instruction `%s' after `%s'invalid instruction for this architecture; needs invalid instruction shapeinvalid instruction size selected (%d)invalid instruction suffixinvalid last instruction for a zero-overhead loopinvalid length for .scomm directiveinvalid listing option `%c'invalid literal constant: pool needs to be closerinvalid lrlive '%lu'invalid machine `%s'invalid machine mode `%s'invalid memory operandinvalid merge / string entity sizeinvalid modeinvalid movx address registerinvalid movx dsp registerinvalid movy address registerinvalid movy dsp registerinvalid neon suffix for non neon instructioninvalid numberinvalid number of registers in the list at operand %d -- `%s'invalid offset expressioninvalid offset registerinvalid offset, target not word aligned (0x%08lX)invalid offset, value too big (0x%08lX)invalid opcodeinvalid opcode '%s' in transition rule '%s'invalid operandinvalid operand (%s section) for `%s'invalid operand (%s section) for `%s' when setting `%s'invalid operand in ldminvalid operand in stminvalid operand mode for this architecture; needs 68020 or higherinvalid operand of ()+invalid operand of -()invalid operand of S^#invalid operand size requestedinvalid operand to .code directive (%d) (expecting 16 or 32)invalid operand to opcode %s: `%s'invalid operandsinvalid operands (%s and %s sections) for `%s'invalid operands (%s and %s sections) for `%s' when setting `%s'invalid operands for cross-unit opinvalid operands for opcodeinvalid operands to opcode %s: `%s'invalid or unsupported encoding in .cfi_lsdainvalid or unsupported encoding in .cfi_personalityinvalid pc-relative addressinvalid pcrel_hi offset (%+lld)invalid performance registerinvalid pref operation nameinvalid prefetch operation (IR is not valid for this instruction variant)invalid priority '%lu'invalid pseudo operationinvalid quickrot register specifiedinvalid quickrot unit specifiedinvalid range in vector register listinvalid registerinvalid register '%s' for '%s' instructioninvalid register expressioninvalid register for memory accessinvalid register listinvalid register list at operand %dinvalid register list to push/pop instructioninvalid register maskinvalid register nameinvalid register number (%ld) for '%s'invalid register number (%ld) for '%s' instructioninvalid register number: %d is not in [r0--r7]invalid register operandinvalid register operand #1invalid register operand #2invalid register operand #3invalid register operand #4invalid register operand size for `%s'invalid register operand: %sinvalid register rangeinvalid register stride at operand %d -- `%s'invalid register: r15 illegalinvalid relaxation fragment resultinvalid reloc expressioninvalid relocationinvalid relocation %s for fieldinvalid relocation expressioninvalid relocation for '%s' instructioninvalid relocation for fieldinvalid relocation for instructioninvalid relocation for operand %d of '%s'invalid relocation for operand %i of '%s'invalid relocation in instruction slot %iinvalid rotationinvalid rounding modeinvalid scalar register in listinvalid segment "%s"invalid shiftinvalid shift for the register offset addressing modeinvalid shift operatorinvalid shift value: %ldinvalid short form floating point immediate operandinvalid single nop size: %d (expect within [0, %d])invalid smc expressioninvalid source memory operandinvalid source registerinvalid source register listinvalid source unitinvalid suffixinvalid suffix after register.invalid swi expressioninvalid switch -m%sinvalid symbolic operandinvalid syntaxinvalid syntax for .dn directiveinvalid syntax for .qn directiveinvalid syntax for .req directiveinvalid syntax for .unreq directiveinvalid system register nameinvalid target hardware versioninvalid type for literal poolinvalid unextended operand valueinvalid unwind opcodeinvalid use of "=immediate"invalid use of %s relocationinvalid use of 'MSL'invalid use of 'MUL'invalid use of 32-bit register offsetinvalid use of 64-bit register offsetinvalid use of operator "%s"invalid use of vector registerinvalid value for special purpose registerinvalid vector group sizeinvalid vector register in listinvalid vector register nameinvalid version name '%s' for symbol `%s'invalid write mask `%s'invalid zeroing-masking `%s'is_stmt value not 0 or 1isa number less than zerojump not 3..10 bytes away (is %d)jump over nop padding out of rangejump target out of rangejump target out of range; no usable trampoline foundjump to a symbol in another ISA modejump to misaligned address (0x%lx)junk `%s' after expressionjunk `%s' after registerjunk after operand %u of '%.*s'junk at end of line, first unrecognized character is `%c'junk at end of line, first unrecognized character valued 0x%xjunk at end of line: "%s"junk at end of line: `%s'junk at end of machine string, first unrecognized character is `%c'junk found after instruction: %s.%sla must use with symbol. '%s'la used to load 64-bit address; recommend using dla insteadlabel "$%d" redefinedlabel "%ld$" redefinedlabel %s was not defined in this dwarf sectionlabel after '||'label after predicatelabel not at start of execute packetlabels are not valid inside bundleslacking labellacking label  last register must be r7ldr to register 15 must be 4-byte alignedldrd/strd requires even:odd register pairleb128 operand is an undefined symbol: %sleft operand is a bignum; integer 0 assumedleft operand is a float; integer 0 assumedlengthlength not neededlength of .lcomm "%s" is already %ld. Not changed to %ld.li overflow: hi32:0x%x lo32:0x%xli rd label isn't correct instruction formlibbfd ABI mismatchline %d: rep or repi must include at least 4 instructionsline %d: unknown relocation type: 0x%xline number (%d) for .stab%c directive cannot fit in index field (20 bits)line numbers must be positive; line number %d rejectedlink register must be in a low numbered registerlink register unit must be one of %sliteral pool insertion failedliteral pool location required for text-section-literals; specify with .literal_positionliteral pool overflowliteral referenced across section boundarylk addressing modes are invalid for memory-mapped register addressinglmi pseudo instruction should not use a label in imm fieldlo register requiredlo() relocation used on an instruction which does not support itloading the same register in parallel operationlocal label `%s' is not definedlocal label too large near %slong jump requiredloop containing less than three instructions may trigger hardware errataloop count constant %ld is out of range [1..%d]loop end too close to another loop end may trigger hardware errataloop target does not follow loop instruction in sectionloop: 32-bit displacement not supportedlow register (r0-r15) expected, not '%.100s'lower 16 bits of mask ignoredlui expression not in range 0..1048575m68k and cf features both selectedmacro %s not implemented yetmacro instruction expanded into a wrong size instruction in a 16-bit branch delay slotmacro instruction expanded into a wrong size instruction in a 32-bit branch delay slotmacro instruction expanded into multiple instructionsmacro instruction expanded into multiple instructions in a branch delay slotmacro invoked from heremacro requires $at register while noat in effectmacro requires $at while $at in usemacro used $at after ".set noat"macros nested too deeplymajor opcode is not sorted for %smajor opcode not in range [0x%02x - 0x%02x]malformed reglist in push/popmask not on destination operandmask trims opcode bits for %smask, index, and destination registers must be distinctmask, index, and destination registers should be distinctmatching operands to opcodemd5 value too small or not a constantmd5_stream failedmd_apply_fix: unknown r_type 0x%x
md_apply_fix: unknown reloc type 0x%x
md_estimate_size_before_relax
memory destination needed for instruction `%s' after `xrelease'minor opcode not in range [0x00 - 0x3f]misaligned branch destinationmisaligned datamisaligned offsetmismatch between opcode size and operand sizemismatch between register and suffixmismatch for format '%s': #slots = %d, #opcodes = %dmismatched .ebmismatched element/structure types in listmismatched parenthesesmisplaced .procendmisplaced PIC operandmissing '%c'missing ')'missing ']'missing +missing .endmissing .end at end of assemblymissing .end or .bend at end of filemissing .endp before .cfi_startprocmissing .fnstart before unwinding directivemissing .funcmissing .procmissing =missing CPS flagsmissing DSP name `%s'missing ZA tile sizemissing [missing ]missing `)'missing `)' after formals in macro definition `%s'missing `.end'missing `]'missing `lock' with `%s'missing `}'missing `}' in `%s'missing `}' or `,' in pseudo-suffixmissing abi name `%s'missing alignmentmissing alignment hintmissing architectural extensionmissing architecture name `%s'missing argumentmissing argument for %s_check directivemissing argument separator ',' for .cpsetupmissing block typemissing braces at operand %dmissing break countmissing call argumentmissing call signaturemissing classmissing close quote; (assumed)missing closing '"'missing closing `%c'missing closing bracemissing closing parenthesismissing commamissing comma after insn constant
missing comma or colonmissing condition code in structured control directivemissing cpu architecturemissing cpu name `%s'missing domissing element sizemissing emulation mode namemissing expressionmissing expression for paper widthmissing expression in .abiversion directivemissing expression in .localentry directivemissing expression in .size directivemissing flags: one of 'P', 'N' or 'Z' requiredmissing fpu name `%s'missing frame sizemissing horizontal or vertical suffix at operand %dmissing immediate expressionmissing immediate offsetmissing labelmissing label '%s' in func '%s' may result in imprecise cfgmissing local expressionmissing local indexmissing merge / string entity size, 1 assumedmissing model parametermissing namemissing offsetmissing offset in the pre-indexed addressmissing operandmissing operand after commamissing operand; zero assumedmissing or bad offset expressionmissing or invalid displacement expression `%s'missing or invalid displacement expression `%s' taken as 0missing or invalid expression `%s'missing or invalid immediate expression `%s'missing predication typemissing real symbol namemissing register indexmissing reloc typemissing rename stringmissing reserved current_memory/grow_memory argumentmissing rotation field after commamissing separatormissing shift amountmissing sizemissing size expressionmissing sizeof_stub expressionmissing stack sizemissing stringmissing symbol namemissing symbol name for .variant_cc directivemissing table indexmissing thenmissing to or downtomissing typemissing type suffixmissing valuemissing version name in `%s' for symbol `%s'mnemonic suffix used with `%s'more than 65K literal poolsmov cannot use RD port as destinationmultibyte character (%#x) encountered in %smultibyte character (%#x) encountered in %s at or near line %umultibyte character (%#x) encountered in inputmultiple '||' on same linemultiple branches or jumps in the same bundlemultiple condition specificationsmultiple emulation names specifiedmultiple formats specified for one bundle; using '%s'multiple literals in expansionmultiple movx specificationsmultiple movy specificationsmultiple parallel processing specificationsmultiple predicates on same linemultiple sections remapped to output section %smultiple vediv constantsmultiple versions [`%s'|`%s'] for symbol `%s'multiple vlen constantsmultiple vlmul constantsmultiple vma constantsmultiple vsew constantsmultiple vta constantsmultiple writes to the same registermust be @(r0,...)must provide temp if destination overlaps maskmust specify extensions to add before specifying those to removeneed PIC qualifier with symbol. '%s'needs @GOT or @GOTOFF. %snegative alignmentnegative nop control byte, ignorednegative offsetnegative sizenegative value ignored in %snested .bs blocksnested .ent directivesnested software pipelined loopnew line in titlenew paper width is too smallnew section '%s' defined without attributes - this might cause problemsnext outside of structured loopno %d-byte relocations availableno '(' to match ')'no '[' to match ']'no .cprestore pseudo-op used in PIC codeno .frame pseudo-op used in PIC codeno EVEX encodingno HOWTO loong relocation number %dno SFrame FDE emitted; %s reg %u in .cfi_undefinedno SFrame FDE emitted; %s register %u in .cfi_registerno SFrame FDE emitted; %s with %s reg %uno SFrame FDE emitted; .cfi_def_cfa_offset without CFA base register in effectno SFrame FDE emitted; .cfi_escape DW_CFA_expression with %s reg %uno SFrame FDE emitted; .cfi_escape with op (%#lx)no SFrame FDE emitted; .cfi_negate_ra_state_with_pcno SFrame FDE emitted; .cfi_remember_state without prior SFrame FRE stateno SFrame FDE emitted; .cfi_window_saveno SFrame FDE emitted; CFI insn %s (%#x)no SFrame FDE emitted; FP without RA on stackno SFrame FDE emitted; non-SP/FP register %u in .cfi_def_cfano SFrame FDE emitted; non-SP/FP register %u in .cfi_def_cfa_registerno SFrame FDE emitted; non-default RA register %uno VEX/XOP encodingno architecture contains all the instructions usedno base64 characters expected after '=' padding charactersno compiled in support for 32bit x86_64no compiled in support for 64 bit object file formatno compiled in support for ix86no compiled in support for x86_64no current file pointerno entry symbol for global function '%s'no file name following -t optionno filename following .INCLUDE pseudo-opno floating point unit specifiedno function type on PLT relocno hppa_fixup entry for fixup type 0x%xno instruction mnemonic suffix given and no register operandsno instruction mnemonic suffix given and no register operands; can't size `%s'no instruction mnemonic suffix given; can't determine immediate sizeno known dwarf XCOFF section for flag 0x%08x
no match insn: %s	%sno registered fragment for literalno relaxation found for this instruction.no sequence number after !%sno size modifier after period, .w assumedno such architecture modifier: `%s'no such architecture: `%s'no such instruction: `%s'no such machine extension `%s'no suitable GREG definition for operandsno tag specified for %sno way to handle .file within .ent/.end sectionno-auto-litpools is incompatible with auto-litpool-limitnon-PIC jump used in PIC librarynon-absolute expression in constant fieldnon-absolute value used with .space/.besnon-constant .sleb128 is not supportednon-constant byte countnon-constant expression in ".elseif" statementnon-constant expression in ".if" statementnon-constant fill count for absolute sectionnon-contiguous register rangenon-immediate OPF operand, ignorednon-optional operand %d follows optional operand in %snon-pc-relative relocation for pc-relative fieldnot a 16 bit instruction '%s'not enough operands (%d) for '%s'; expected %dnot support reloc bit-field
fmt: %c%c %s
args: %snumber invalidnumber larger than 64 bitsnumber must be positive and less than %dnumber of literal tokens != 1number of operands mismatchnumeric view can only be asserted to zeroodd address operand: %ldodd displacement at %xodd distance branch (0x%lx byte)odd distance branch (0x%lx bytes)odd number cannot be used hereodd number of bytes in operand descriptionodd register cannot be used hereoffset and base must be from the same unitoffset has different size from baseoffset in operand %u of '%.*s' not divisible by %uoffset in operand %u of '%.*s' out of rangeoffset must be a multiple of %doffset must be zero in ARM encodingoffset not a multiple of 4offset out of rangeoffset to unaligned destinationoffset too largeoffset value out of rangeonly 'LSL' shift is permittedonly 'MUL VL' is permittedonly 'MUL' is permittedonly D and Q registers may be indexedonly D registers may be indexedonly LSL shift allowed in thumb modeonly SUBS PC, LR, #const allowedonly constant expression allowedonly constant offsets supported in absolute sectiononly constants may be used with .cfi_fde_dataonly floating point zero is allowed as immediate valueonly lo regs allowed with immediateonly lower 16-bits of first operand are usedonly one type should be specified for operandonly one version name with `@@@' is allowed for symbol `%s'only r0 can be used as byte count registeronly r0.bX byte fields of r0 can be used as byte countonly r15 allowed hereonly single block types allowedonly two consecutive VFP SP registers allowed hereopcode %s not found in opcode hash tableopcode '%s' not supported for target %sopcode '%s': cannot find literal definitionopcode '%s': could not parse operand '%s' in '%s'opcode '%s': no bound opname '%s' for precondition in '%s'opcode '%s': precondition only contains constants in '%s'opcode '%s': replacement does not have %d opopcode '%s': replacement does not have %d opsopcode '%s': unidentified operand '%s' in '%s'opcode 'NOP.N' unavailable in this configurationopcode `%s' not supported for target %sopcode has no effectopcode is not sorted for %sopcode missing or not found on input lineopcode not supported in the `insn32' modeopcode not supported in the `insn32' mode `%s'opcode not supported on this processor: %s (%s)opcode not valid for this cpu variantopcode space cannot be larger than 7opcode-specific %s relocation used outside an instructionopcodes '%s' (slot %d) and '%s' (slot %d) both have volatile port accessesopcodes '%s' (slot %d) and '%s' (slot %d) write the same portopcodes '%s' (slot %d) and '%s' (slot %d) write the same registeropcodes '%s' (slot %d) and '%s' (slot %d) write the same stateopen CFI at the end of file; missing .cfi_endproc directiveoperandoperand %d must be %s -- `%s'operand %d must be an immediateoperand %d must be an immediate expressionoperand %d must be constantoperand %d must be scalaroperand %d must be the same register as operand 1 -- `%s'operand %d must have a vector group size of %d -- `%s'operand %d must have the same immediate value as operand 1 -- `%s'operand %d of '%s' has invalid value '%u'operand %d of '%s' has out of range value '%u'operand %d out of rangeoperand %d overlap in %soperand %d: base register specified but zerooperand %d: expected %s nameoperand %d: expected %s name as base registeroperand %d: expected %s name as index registeroperand %d: illegal operandoperand %d: illegal use expression: `%s`operand %d: index register specified but zerooperand %d: invalid floating-point register (FPR) pair (valid FPR pair operands are 0, 1, 4, 5, 8, 9, 12 or 13)operand %d: invalid length field specifiedoperand %d: invalid operand suffixoperand %d: missing %s operandoperand %d: missing vector index register operandoperand %d: odd numbered general purpose register specified as register pairoperand %d: syntax error; '%c' not allowed hereoperand %d: syntax error; expected ','operand %d: syntax error; missing '(' after displacementoperand %d: syntax error; missing ')' after base registeroperand %d: too many fixupsoperand %s0x%lx out of range.operand %u `%s%s' implicitly denotes `%s%s' to `%s%s' group in `%s'operand %u of '%.*s' is read-onlyoperand %u of '%.*s' is write-onlyoperand %u of '%.*s' not a valid base address registeroperand %u of '%.*s' not a valid memory referenceoperand %u of '%.*s' not a valid return address registeroperand %u of '%.*s' not constantoperand %u of '%.*s' on wrong sideoperand %u of '%.*s' out of rangeoperand 1 must be FPSCRoperand index error for %soperand is not an absolute constantoperand is not an immediateoperand is not duplicate of the previous oneoperand mask overflowoperand mismatch -- `%s'operand must be LR registeroperand must be SP registeroperand must be a constantoperand must be a constant or a labeloperand must be a multiple of 2operand must be a multiple of 4operand must be absolute in range %lx..%lx, not %lxoperand must be absolute in range %u..%u, not %ldoperand must be r12operand number mismatchoperand out of rangeoperand out of range (%d is not between %d and %d)operand out of range, instruction expandedoperand out of range: %ldoperand out of range: %luoperand out of range: 0x%lxoperand overflowoperand references R%ld of instruction before previous.operand references R%ld of previous instruction.operand references R%ld of previous load.operand size mismatchoperand size must be specified for immediate VMOVoperand size must match register widthoperand type mismatchoperand types can't be inferredoperand value out of range for instructionoperand/size mis-matchoperands 0 and 1 must be the same registeroperands for opcode `%s' do not match any valid formatoperands mismatchoperands were not reducible at assembly-timeoperation combines symbols in different segmentsoption `%s' may not be negatedoption `%s' not recognizedoption `-%c%s' is deprecated: %soption `-A%s' is deprecated: use `-%s'or higherout of memoryout of rangeout of range label-relative fixup valueoutput verbose error messagesoverflowoverflow in branch to %s; converted into longer instruction sequenceoverflow in immediate argumentoverflow in literal (.lit8) tableoverflow in literal (.lita) tablep2align not supported on this targetpacking conflict: %s must dispatch sequentiallypadding addedparallelparallel instruction not following another instructionparentheses ignoredparse errorpc may not be used with write-backpc-relative pc-relative address offset out of rangepc-relative load offset not word alignedpc-relative load offset out of rangepc-relative offset out of range, shall fit in 16 bitspc-relative offset out of range, shall fit in 32 bitspce instruction error (16 bit || 16 bit).pcrel for branch to %s too far (0x%lx)pcrel for branch to %s too far (0x%x)pcrel for loopt too far (0x%lx)pcrel for lrw/jmpi/jsri to %s too far (0x%lx)pcrel offset for branch to %s too far (0x%lx)pcrel relocation not allowed in an instructionpcrel too farpcrel too far BFD_RELOC_BFIN_10pcrel too far BFD_RELOC_BFIN_11_PCRELpcrel too far BFD_RELOC_BFIN_12pcrel too far BFD_RELOC_BFIN_24pcrel too far BFD_RELOC_BFIN_5pcrel too far BFD_RELOC_MOXIE_10personality routine required before .handlerdata directivepersonality routine specified for cantunwind framepointer register (X, Y or Z) requiredpointer register (Y or Z) requiredpointer register Z requiredpolymorphs are not enabled. Use -mP option to enable.post-index must be a registerpost-indexed expression used in preload instructionpostincrement not supportedpowerpc_operands[%d] duplicates powerpc_operands[%d]powerpc_operands[%d].bitm invalidpre-indexed expression expectedpredicate not followed by instructionpredication on A0 not supported on this architectureprefer-const16 conflicts with prefer-l32rprefer-l32r conflicts with prefer-const16premature end of floating point prefixprevious .ent not closed by a .endprevious CFI entry not closed (missing .cfi_endproc)previous `%s' sequence has not been closedprevious movx requires nopyprevious movy requires nopxprivileged elf attributes must set before any instructionsprofiling in absolute section?pseudo instruction `%s' not supportedpseudo prefix ahead of label; ignoringpseudo prefix without instructionpseudo-op illegal within .struct/.unionpseudo-prefix conflicts with encoding specifierpush/pop do not support {reglist}^qualifying predicate not followed by instructionquick branch offset %d out of range %d to %dr0-r12, lr or APSR expectedr12 not allowed herer13 not allowed herer14 not allowed as first register when second register is omittedr14 not allowed herer15 based store not allowedr15 not allowed herer2 should not be used in indexed addressing moderd must be even number.rdhi and rdlo must be differentrdhi, rdlo and rm must all be differentre-entrant coderead-only CSR is written `%s'record type is not validrecord_type_not_validredefined symbol cannot be used on relocredefinition of global registerredefinition of mcu type `%s' to `%s'redundant %s prefixreg should <= 31reg-reg expectedregister '%s%s' cannot be used hereregister alias %s is deprecated, use %s insteadregister expectedregister expected, but saw '%.6s'register expected, not '%.100s'register is out of orderregister is wrong size for a word %sregister is wrong size for address %sregister list must be even numberedregister list must be from the same unitregister list must contain at least 1 and at most 16 registersregister list must contain at least 1 and at most 32 registersregister list must not contain duplicatesregister list not in ascending orderregister must be either sp or set by a previousunwind_movsp directiveregister name or number from 0 to 31 requiredregister name or number from 16 to 31 requiredregister number %u not supported on this architectureregister number above 15 requiredregister number out of rangeregister number too large for push/popregister offset not allowed in pre-indexed addressing moderegister operand expected, but got scalarregister out of range in listregister pair for operand %u of '%.*s' not a valid even/odd pairregister r%d out of rangeregister r0 cannot be used hereregister r16-r23 requiredregister r24, r26, r28 or r30 requiredregister range not in ascending orderregister rh%d out of rangeregister rl%d out of rangeregister rq%d does not existregister rq%d out of rangeregister rr%d does not existregister rr%d out of rangeregister same as write-back baseregister save offset not a multiple of %uregister scaling is being ignored hereregister section has contents
register stride must be 1register stride must be 1 or 2register syntax is .register %%g[2367],{#scratch|symbolname|#ignore}register type mismatchregister unit must be one of %sregister value used as expressionregisters may not be the samerel too far BFD_RELOC_16rel too far BFD_RELOC_8rel31 relocation overflowrelative address out of rangerelative call out of rangerelative jump out of rangerelax hint unrecognized instruction: line %d.relaxable branches not supported in absolute sectionrelaxation not supported
relaxed out-of-range branch into a jumpreloc %d not supported by object file formatreloc not within (fixed part of) sectionrelocated field and relocation type differ in signednessrelocation %s isn't supported by the current ABIrelocation cannot be done when using -mrelocatablerelocation is not supportedrelocation not allowedrelocation not applicablerelocation out of rangerelocation overflowrelocation qualifier does not match instruction sizerelocation valid in thumb1 code onlyrepeat < 0; .fill ignoredrepeat count cannot be used with %srepeat instruction used with non-register mode instructionreplacing `rep'/`repe' prefix by `bnd'require imm low %d bit is 0.required displacement wasn't given in indirect referenceresidual low bits in pmem diff relocationresource conflict (A%d)resource conflict (C flag)resource conflict (F flag)resource conflict (PSW)resource conflict (R%d)rest of line ignored; first ignored character is `%c'restore without savereturn column number %d overflows in CIE version 1returned from mips_ip(%s) insn_opcode = 0x%x
rex2 pseudo prefix cannot be usedright operand is a bignum; integer 0 assumedright operand is a float; integer 0 assumedror #imm not supportedrotation can only be 0, 8, 16, or 24rounding down first operand float to signed introunding down first operand float to unsigned intrva without symbols suffix on comparison instruction is deprecateds3_PIC code offset overflow (max 16 signed bits)same oszc flag used twicesame type of prefix used twicescalar fp16 instruction cannot be conditional, the behaviour is UNPREDICTABLEscalar index must be constantscalar index out of rangescalar must have an indexscalar out of rangescalar out of range for multiply instructionscale factor invalid on this architecture; needs cpu32 or 68020 or higherscale factor of %d without an index registerscc= value must be between 0 and 15 (decimal)score3d instruction.sdaoff() relocation used on an instruction which does not support itsecondsecond .ent directive found before .end directivesecond operand missingsecond operand must be 1second operand must be 4second operand of .insn not a constant
second register should be greater than first registersecond register should follow dash in register listsectionsection %s already has a group (%s)section %s renamed multiple timessection '%s' finished with an open IT block.section '%s' finished with an open VPT/VPST block.section `%s' aliased to `%s' is not usedsection alignment must be >= 4 bytes to check MULS/MULU safenesssection change from within a BSPEC/ESPEC pair is not supportedsection does not have enough alignment to ensure safe PC-relative loadssection name '%s' already defined as another symbolseek to end of .incbin file failed `%s'segmentsegment override on `%s' is ineffectualselected FPU does not support instructionselected architecture does not support wide conditional branch instructionselected processor does not have all features of selected architectureselected processor does not support 'A' form of this instructionselected processor does not support 32bit wide variant of instruction `%s'selected processor does not support ARM opcodesselected processor does not support DSP extensionselected processor does not support PACBTI extentionselected processor does not support PSTATE field name '%s'selected processor does not support SETPAN instructionselected processor does not support THUMB opcodesselected processor does not support `%s'selected processor does not support `%s' in ARM modeselected processor does not support `%s' in Thumb modeselected processor does not support `%s' in Thumb-2 modeselected processor does not support bf16 instructionselected processor does not support cde instructionselected processor does not support fp16 instructionselected processor does not support instructionselected processor does not support requested special purpose registerselected processor does not support system register name '%s'selected target format '%s' unknownsequence number in use for !tlsgd!%ldsequence number in use for !tlsldm!%ldsequentialset can only use RD port as sourceset: number not in -2147483648..4294967295 rangeset: number not in 0..4294967295 rangesetend use is deprecated for ARMv8setsw: number not in -2147483648..4294967295 rangesetting incorrect section attributes for %ssetting incorrect section type for %ssetx: illegal temporary register g0setx: temporary register same as destination registershift amount out of range 0 to 63shift by register not allowed in thumb modeshift countshift expression expectedshift expression is too largeshift immediate must be 1, 2 or 3 for half-word, word or double-word accesses respectivelyshift must be constantshift not allowed for bitmask immediateshift operator expectedshift out of rangeshift value over 3 not allowed in thumb modeshifts in CMP/MOV instructions are only supported in unified syntaxshort branch with zero offset: use :wshortcut designator invalidsigned .word overflow; switch may be too large; %ld at 0x%lxsigned instruction operand out of range, shall fit in 32 bitssigned numbersigned value out of rangesigned16 PCREL value out of rangesigned37 PCREL value out of rangesigned43 PCREL value out of rangesimd instructions operate on pair values (L prefix)size (%ld) out of range, ignoredsize is not 4 or 6size negative; .fill ignoredsize of "%s" is already %ld; not changing to %ldsize override not allowed with `%s'size value for space directive too large: %lxskip (%ld) or count (%ld) invalid for file size (%ld)skipping prefixes on `%s'skipping two-word instructionsmi pseudo instruction should not use a label in imm fieldsome symbol undefined; zero assumedsourcesource and address units must not be shared for this addressing modesource and destination increment mode must agreesource and destination must be differentsource and destination register must be in different unitssource operand must be 16bit absolute addresssource operand must be 8 bit registersource register must be in the trigger unitsource register must be r1source register same as write-back basesource register should be even numberedsource registers should be even numberedsource1 and dest must be same registerspace allocation too complex in absolute sectionspace allocation too complex in common sectionsparc convert_frag
special left instruction `%s' kills instruction `%s' in right containerspecified location wasn't TETRA-alignedspill_mask record unimplemented.spu convert_frag
spurious operands; (%d operands/instruction max)st/ld offset 23 instruction was disabled .stack frame layout does not match personality routinestack frame layout too complex for unwinderstack increment must be multiple of 4stack pointer offset too large for personality routinestand-alone `%s' prefixstart address not supportedstrange paper height, set to no formstray `\'stride must be a multiple of 64; lower 6 bits ignoredstride of 2 unavailable when element size is 8string too big (%lu bytes)strings must be placed into a sectionsupport ARM/Thumb interworkingswp{b} use is deprecated for ARMv6 and ARMv7swp{b} use is obsoleted for ARMv8 and latersymbol "%s" undefined; zero assumedsymbol %s is in a different sectionsymbol %s is weak and may be overridden latersymbol '%s' already has its type setsymbol '%s' contains multibyte characterssymbol '%s' is already definedsymbol '%s' with multiple versions cannot be used in relocationsymbol `%s' aliased to `%s' is not usedsymbol `%s' already definedsymbol `%s' can not be both weak and commonsymbol `%s' is already definedsymbol `%s' is already defined as "%s"/%s%ldsymbol definition loop encountered at `%s'symbol in .toc does not match any .tcsymbol name not recognised in the current localesymbol size computation overflowsymbol too far awaysymbol type "%s" is not supported by MIPS targetssymbol type "%s" is supported only by GNU and FreeBSD targetssymbol type "%s" is supported only by GNU targetssymbol%dsymbol+offset@%s means symbol@%s+offsetsymbol+offset@%s not supportedsymbolic operand not allowedsymbols assigned with .asg must begin with a lettersymbols assigned with .eval must begin with a lettersyntax errorsyntax error in .startof. or .sizeof.syntax error in @(disp,[Rn, gbr, pc])syntax error in @(r0,...)syntax error in @(r0...)syntax error in register listsyntax error in structured control directivesyntax error: condition code not expectedsyntax error: register not expectedsyntax error: system register not expectedsyntax error: value is missing before the register namesyntax error: vector register not expectedsyntax error; end of line, expected `%c'syntax error; found `%c', expected `%c'system register name '%s' is deprecated and may be removed in a future releasesystem registers cannot be included in listtag not found for .tag %starget out of rangetdaoff() relocation used on an instruction which does not support ittemporary switch for dumpingtext label `%s' aligned to odd boundarythe %d-bit %s architecture does not support the `%s' extensionthe %s name '%s' is too long (maximum 16 characters)the XCOFF file format does not support arbitrary sectionsthe `%s' extension requires %s%d revision %d or greaterthe `%s' extension requires 64-bit FPRsthe `%s' extension was removed in %s%d revision %dthe architecture string of -march and elf architecture attributes cannot be emptythe equals character cannot be the second character in a block of four base64 encoded bytesthe equals character cannot start a block of four base64 encoded bytesthe first operand must be a symbolthe floating-point format has not been set (or has been disabled)the last offset is equal to the first offsetthe last offset is less than the first offsetthe number of .indirect_symbols defined in section %s does not match the number expected (%d defined, %d expected)the offset 0x%08lX is not representablethe only valid suffixes here are '(plt)' and '(tlscall)'the optional immediate offset can only be 0the preceding `%s' should be followed by `%s` rather than `%s` -- `%s'the register list must have a stride of %d at operand %d -- `%s'the register list must have a stride of %d or %d at operand %d -- `%s`the source register must not be $0the source register must not be $31the specified option is not accepted in DSBthe specified option is not accepted in ISBthe specified relocation type is not allowed for 32-bit registerthe specified relocation type is not allowed for MOVKthe top half of a 128-bit FP/SIMD register is expectedthe type of %s is too complex; it will be simplifiedthe use of -mvle requires -a32.the use of -mvle requires big endian.the yielding instruction %s may not be in a delay slot.there are no pc-relative size relocationsthere are no unsigned pc-relative relocationsthirdthis `%s' should have an immediately preceding `%s' -- `%s'this `.arch pop' requires `.code%u%s' to be in effectthis addressing mode is not applicable for destination operandthis addressing mode requires base-register writebackthis group relocation is not allowed on this instructionthis instruction does not accept an accumulatorthis instruction does not accept an immediatethis instruction implies use of ARMv8.1 AdvSIMD.this instruction requires a post-indexed addressthis instruction will not write back the base registerthis instruction will write back the base registerthis relocation modifier is not allowed on this instructionthis string may not contain '\0'this type of register can't be indexedthumb conditional instruction should be in IT blocktoo few operandstoo few register/memory operandstoo many !literal!%ld for %stoo many .dim entriestoo many .size entriestoo many GREG registers allocated (max %d)too many IVC2 insns to pack togethertoo many IVC2 insns to pack with a 16-bit core insntoo many IVC2 insns to pack with a 32-bit core insntoo many argumentstoo many fixupstoo many instructions in execute packettoo many lda insns for !gpdisp!%ldtoo many ldah insns for !gpdisp!%ldtoo many lituse insns for !lituse_tlsgd!%ldtoo many lituse insns for !lituse_tlsldm!%ldtoo many memory references for `%s'too many operandstoo many operands (%d) for '%s'; expected %dtoo many operands in instructiontoo many operands to '%.*s'too many pcrel_hitoo many positional argumentstoo many register operands with VSIBtoo many register/memory operandstoo many registers in vector register listtoo many st_End'stoo many unwind opcodestoo many unwind opcodes for personality routine 0too many unwinding instructionstrailing garbage after expression: %stranslating bgeni to movitranslating bmaski to movitranslating mgeni to movitranslating to `%s %s%s'translating to `%s %s%s,%s%s'translating to `%sp'trap value %ld is not validtried to set unrecognized symbol: %s
truncated file `%s', %ld of %ld bytes readtwo dest registers must be distincttype %d reloc done?
type mismatch in vector register listtype specifier has the wrong number of partstypes specified in both the mnemonic and operandsunable to compute ADRL instructions for PC offset of 0x%lxunable to continue with assembly.unable to create reloc for build noteunable to generate unwinding opcode for frame pointer offsetunable to generate unwinding opcode for frame pointer reg %dunable to generate unwinding opcode for reg %dunable to include `%s'unable to locate include file: %sunable to pack %s by itself?unable to rebuffer file: %s
unable to repeat %s insnunable to restore return address from previously restored regunable to widen instructionunaligned branch target: %d bytes at 0x%lxunaligned data at an absolute location is not supportedunaligned entry instructionunaligned loop: %d bytes at 0x%lxunassigned file number %ldunbalanced double quotes in operand %d.unbalanced figure bracesunbalanced parenthesis in operand %d.unclosed '('undecodable fixundecodable instruction in instruction fragundefined combination of operandsundefined linked-to symbol `%s' on section `%s'undefined local label `%s'undefined symbol %s in PCR relocationundefined symbol %s used as an immediate valueundefined symbol for opcode "%s"undocumented instructionunexpected %s fixupunexpected .cantunwind directiveunexpected .cfi_inline_lsdaunexpected .handlerdata directiveunexpected .unwind_movsp directiveunexpected 12-bit reloc typeunexpected 18-bit reloc typeunexpected PC relative expressionunexpected TLS relocationunexpected `"' in expressionunexpected addressing mode for %sunexpected argument to --multibyte-input-option: '%s'unexpected bit specified after APSRunexpected character `%c' in element sizeunexpected character `%c' in predication typeunexpected character `%c' in type specifierunexpected characters following instructionunexpected comma after the mnemonic name `%s' -- `%s'unexpected comma before the omitted optional operandunexpected end of file in irp or irpcunexpected end of file in macro `%s' definitionunexpected end of lineunexpected fixunexpected literal (%s)unexpected negative constantunexpected register in the immediate operandunexpected register name `%s' in expressionunexpected register type at operand %dunexpected section size informationunexpected shift operatorunexpected storage class %dunexpected type character `b' -- did you mean `bf'?unexpected vector group size at operand %d -- `%s'unhandled %d
unhandled CFA insn for unwinding (%d)unhandled local relocation fix %sunhandled operand code %dunhandled reloc %s in md_pcrel_from_sectionunhandled relocation type %sunhandled: .proc %s,%dunimplemented .nops directiveunimplemented opcode "%s"unimplemented relocation suffixunimplemented segment %s in operandunindexed addressing used in preload instructionunknownunknown -mpid= argument '%s'unknown .gnu_attribute valueunknown .loc sub-directive `%s'unknown ABI version`%s'
unknown CSR `%s'unknown DSP `%s'unknown DSP prefix character %c %sunknown DWARF option %s
unknown EABI `%s'unknown FPU configuration `%s'
unknown GNU build attribute value '%d' for Tag_GNU_MSP430_Data_Region(%d) in .gnu_attribute directiveunknown ISA level %sunknown ISA or architecture %sunknown MCU: %s
unknown MSPABI build attribute tag '%d' in .mspabi_attribute directiveunknown MSPABI build attribute value '%d' for %s(%d) in .mspabi_attribute directiveunknown MSPABI build attribute value '%d' for OFBA_MSPABI_Tag_ISA(%d) in .mspabi_attribute directiveunknown abi `%s'unknown addressing mode %sunknown arch name `%s'
unknown architectural extension `%s'unknown architectureunknown architecture %sunknown architecture '%s'unknown architecture `%s'unknown architecture `%s'
unknown architecture extension `%s'unknown architecture: %s
unknown argument for .usepvunknown baseline `%s'
unknown condition code: %sunknown constraint `%c'unknown cpu `%s'unknown default cpu = %s, os = %sunknown default privileged spec `%d.%d.%d' set by privileged elf attributesunknown default privileged spec `%s' set by -mpriv-spec or --with-priv-specunknown directiveunknown escapeunknown escape '\%c' in string; ignoredunknown execution type passed to write_2_short()unknown expression in operand %sunknown expression in operand %s.  Use #llo(), #lhi(), #hlo() or #hhi()unknown fixup sizeunknown floating point abi `%s'unknown floating point abi `%s'
unknown floating point format `%s'unknown floating point mnemonic: "%s"unknown floating point prefix characterunknown floating type '%c'unknown fpu `%s'unknown group relocationunknown implicit IT mode `%s', should be arm, thumb, always, or never.unknown instruction '%s'unknown interrupt %sunknown mnemonic -- `%s'unknown mnemonic `%s' -- `%s'unknown mnemonic: "%s"unknown opcodeunknown opcode "%s"unknown opcode %sunknown opcode '%s'unknown opcode `%s'unknown opcode or format name '%s'unknown opcode: %sunknown opcode: `%s'unknown operand %sunknown operand countunknown operand shift: %x
unknown operand to .archunknown operator %s. Did you mean X(Rn) or #[hl][hl][oi](CONST) ?unknown option `%s'unknown or invalid section attribute '%s'unknown or invalid section type '%s'unknown or missing PSTATE field nameunknown or missing operation nameunknown or missing system register nameunknown parameter following .SECTION directive: %sunknown procedure kindunknown profiling flag - ignored.unknown pseudo-op: `%s'unknown record type %d (in %s)unknown register %sunknown register '%s' -- .req ignoredunknown register `%s'unknown register `%s`unknown register alias '%s'unknown relocation (%u)unknown relocation modifierunknown section attribute %sunknown section attribute '%c'unknown user-defined function %sunknown vector operation: `%s'unknown width specifier '.%c'unknown/incorrect operandunmatched '['unmatched .end directiveunpredictable DCTI coupleunpredictable load of register pair -- `%s'unpredictable transfer with writeback -- `%s'unpredictable: identical base and status registers --`%s'unpredictable: identical transfer and status registers --`%s'unrecognised RX CPU type %sunrecognised alignment value in .SECTION directive: %sunrecognised argument to -mcpu option '%s'unrecognised cpu type '%s'unrecognised float16 format "%s"unrecognised instruction %sunrecognised instruction size modifier .%cunrecognized %d-bit version of microMIPS opcodeunrecognized .linkonce type `%s'unrecognized .option directive: %sunrecognized .section attribute: want a,e,o,w,x,M,S,G,T or numberunrecognized CPS flagunrecognized characters at end of parallel processing insnunrecognized default cpu `%s'unrecognized emulation name `%s'unrecognized extended version of MIPS16 opcodeunrecognized flagunrecognized fopt optionunrecognized instruction `%s'unrecognized opcodeunrecognized opcode: `%s'unrecognized option "%s"unrecognized option `-%c%s'unrecognized option `--%s'unrecognized option `--%s=%s'unrecognized oszc flags or illegal `,' in pseudo-suffixunrecognized pseudo-suffixunrecognized register name `%s'unrecognized reloc typeunrecognized relocation suffixunrecognized section attributeunrecognized section typeunrecognized stab type '%c'unrecognized symbol suffixunrecognized symbol type "%s"unrecognized syntax mode "%s"unrecognized unextended version of MIPS16 opcodeunrecognized valuesunresolvable or nonpositive repeat count; using 1unresolved expression that must be resolvedunresolved loop target symbol: %sunshifted register requiredunsigned numberunsigned value out of rangeunsupported BFD relocation size %dunsupported BFD relocation size %uunsupported alignment for instructionunsupported broadcastunsupported byte value; use a different suffixunsupported constant in relocationunsupported constant size %d
unsupported fixup size %dunsupported flag %i in line directiveunsupported fptr fixupunsupported fptr fixup size %dunsupported instruction `%s'unsupported instruction, assembled as NOPunsupported large constantunsupported maskingunsupported mbind section info: %sunsupported relocationunsupported relocation against %sunsupported relocation for DS offset fieldunsupported relocation typeunsupported section attribute '%c'unsupported section id: %sunsupported static rounding/saeunsupported syntaxunsupported use of %sunsupported use of .ehwordunsupported use of .gpdwordunsupported use of .gpwordunsupported variable nop control in .nops directiveunsupported variable size or fill valueunsupported vector index registerunsupported with Intel mnemonicunterminated stringunterminated string; newline inserteduntil without repeatuntraceable control flow for func '%s'unwind opcode too longunwound frame has negative sizeunwound stack pointer not doubleword aligneduse -march=armv2use -march=armv2ause -march=armv3use -march=armv3muse -march=armv4use -march=armv4tuse -march=armv5use -march=armv5tuse -march=armv5teuse -mcpu=alluse -mcpu=arm1use -mcpu=arm2use -mcpu=arm250use -mcpu=arm3use -mcpu=arm6use -mcpu=arm600use -mcpu=arm610use -mcpu=arm620use -mcpu=arm7use -mcpu=arm70use -mcpu=arm700use -mcpu=arm700iuse -mcpu=arm710use -mcpu=arm7100use -mcpu=arm710cuse -mcpu=arm710tuse -mcpu=arm720use -mcpu=arm720tuse -mcpu=arm740tuse -mcpu=arm7500use -mcpu=arm7500feuse -mcpu=arm7duse -mcpu=arm7diuse -mcpu=arm7dmuse -mcpu=arm7dmiuse -mcpu=arm7muse -mcpu=arm7tdmiuse -mcpu=arm8use -mcpu=arm810use -mcpu=arm9use -mcpu=arm920use -mcpu=arm940use -mcpu=arm9tdmiuse -mcpu=iwmmxtuse -mcpu=strongarmuse -mcpu=strongarm110use -mcpu=strongarm1100use -mcpu=strongarm1110use -mcpu=xscaleuse -mfpu=softvfpuse .code16 to ensure correct addressing modeuse frame pointeruse of .indirect_symbols requires `-dynamic'use of PC in this instruction is deprecateduse of old and new-style options to set CPU typeuse of old and new-style options to set FPU typeuse of r13 is deprecateduse of r15 in blx in ARM mode is not really usefuluse of r15 in bx in ARM mode is not really usefuluse of r15 in bxj is not really usefuluse stack size checkingused $%u with ".set at=$%u"used $at without ".set noat"using using a bit field width of zerovalid endian specifiers are be or levalue %d out of range. Use #lo() or #hi()value %ld out of rangevalue %lu is too large for a byte operandvalue 0x%x out of extended range.value cannot be expressed as a .cv_scompvalue cannot be expressed as a .cv_ucompvalue conflicts with instruction lengthvalue not in range [-0xffffffff, 0xffffffff]value not in range [0, 0x7fffffff]value not in range [0, 0xffffffff]value of %ld out of byte displacement range.value of %ld out of double word displacement range.value of %ld out of word displacement range.value of %ld too large for 16-bit branchvalue of %ld too large for 8-bit branchvalue of %s too large for field of %d byte at %svalue of %s too large for field of %d bytes at %svalue out of rangevalue out of range: 0x%xvalue stored for r%d is UNKNOWNvalue too large for 1-byte fieldvalue too large for 2-byte fieldvalue too large to fit in %d bitsvalues must be constantvcx instructions with Q registers require MVEvcx instructions with S or D registers require either MVE or Armv8-M floating point extension.vcx1 with S or D registers takes immediate within 0-2047vcx2 with S or D registers takes immediate within 0-63vcx2 with S or D registers takes immediate within 0-7vector element must be constantvector index registervector predicated instruction should be in VPT/VPST blockvector registervector size above %u required for `%s'vector type expectedvfmal/vfmsl with FP16 type cannot be conditional, the behaviour is UNPREDICTABLEview number mismatchvliw group must consist of 1 core and 1 copro insn.warn about performance deprecated IT instructions in ARMv8-A and ARMv8-Rwarn about symbols that match instruction names [default]warning: symbol %s has no csectwasm32 assembler options:
we can't li.d on 32bit-archwidth suffixes are invalid in ARM modewidth suffixes are invalid in ARM mode -- `%s'word of NOPs added between word multiply and 16-bit multiplyword of NOPs added between word multiply and loadwriteback (!) must be used for VLDMDB and VSTMDBwriteback of base register is UNPREDICTABLEwriteback of base register when in register list is UNPREDICTABLEwriteback used in preload instructionwriteback value must be an immediate constantwriting or modifying # is unpredictablewriting to APSR without specifying a bitmask is deprecatedwrong argument to .cfi_personality_idwrong number of operands for '%s'wrong register in floating-point reglistwrong second argument to .cfi_lsdawrong second argument to .cfi_personalitywrong size instruction in a %u-bit branch delay slotwrong third argument to .cfi_val_encoded_addrxtensa-isa failure: %syou can't `%s %s%s'you must specify a single type onlyyou must use a hi/lo directive or 16-bit macro to load a 16-bit value.zdaoff() relocation used on an instruction which does not support itzero assumed for missing expressionzero flag is not valid for this instructionzero used as immediate valuezeroing-masking only allowed with write mask{nf} and masking cannot be used at the same time{nf} cannot be combined with {vex}/{vex3}{nf} unsupported{rex2} prefix invalid with `%s'{standard input}Project-Id-Version: gas 2.44.90
Report-Msgid-Bugs-To: https://sourceware.org/bugzilla/
POT-Creation-Date: 2025-07-13 08:45+0100
PO-Revision-Date: 2025-10-03 08:06+0200
Last-Translator: Antonio Ceballos <aceballos@gmail.com>
Language-Team: Spanish <es@tp.org.es>
Language: es
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit
X-Bugs: Report translation errors to the Language-Team address.
Plural-Forms: nplurals=2; plural=(n != 1);
X-Generator: Poedit 2.0.4
			  modo de compatibilidad de sintaxis TI CodeComposer Studio			[por defecto es %d]
			[por defecto es %s]
		           Por defecto: %s


			especifica la variante de la arquitectura SPARC
-bump			avisa cuando el ensamblador cambia entre arquitecturas
-sparc			se descarta
--enforce-aligned-data	fuerza .long, etc., a ser alineados correctamente
-relax			relaja saltos y bifurcaciones (por defecto)
-no-relax		evita modificar saltos y bifurcaciones

	%s 
Opciones del ensamblador específicas de NDS32:

 fich de ent   	: %s
 opciones pasadas	: 
 fich de sal   	: %s
 destino       	: %s
 marca detiempo	: %s


-no-relax		no relaja las reubicaciones
			

Opciones BPF:

Opciones del modelo de CPU:
  -march=CPU[+EXT...][-EXT...]
			  genera código para la CPU, donde CPU es una de estas:

Opciones de compatibilidad:
  -local-prefix=TEXTO	  trata las etiquetas prefijadas con TEXTO como locales
  -colonless		  permite etiquetas sin los dos puntos
  -sdcc			  acepta sintaxi de instrucciones específica de SDCC
  -fp-s=FORMATO		  establece formato de números de coma flotante de precisión sencilla
  -fp-d=FORMATO		  establece formato de números de coma flotante de precisión doble
Donde FORMATO es uno de estos:
  ieee754		  compatible con IEEE754 (depende de directiva)
  half			  media precisión IEEE754 (16 bits)
  single		  precisión sencilla IEEE754 (32 bits)
  double		  precisión doble IEEE754 (64 bits)
  zeda32		  format de 32 bits de la biblioteca Zeda z80float
  math48		  formato de 48 bits de la biblioteca Math48

Predeterminado: -march=z80+xyhl+infc

Opciones D30V:
-O                      Pone las instrucciones cortas adyacentes en paralelo si es posible.
-n                      Avisa sobre todos los NOPs insertados por el ensamblador.
-N                      Avisa sobre los NOPs insertados tras los múltiplos de palabra.
-c                      Avisa sobre los símbolos cuyos nombres coincidan con nombres de registros.
-C                      Lo opuesto de -C.  -c es por defecto.

Opciones de TIC4X:
  -mcpu=CPU  -mCPU        selecciona variante de la arquitectura. CPU puede ser:
                            30 - TMS320C30
                            31 - TMS320C31, TMS320LC31
                            32 - TMS320C32
                            33 - TMS320VC33
                            40 - TMS320C40
                            44 - TMS320C44
  -mrev=REV               define la revisión de hardware de cpu (núm enteros).
                          Las combinaciones de -mcpu y -mrev activarán
                          o desctivarán las opciones apropiadas (-midle2,
                          -mlowpower y -menhanced) de acuerdo al tipo escogido
  -mbig                   selecciona el modelo de memoria grande
  -msmall                 selecciona el modelo de memoria pequeña (por defecto)
  -mregparm               selecciona parámetros de registro (por defecto)
  -mmemparm               selecciona parámetros de memoria
  -midle2                 activa el soporte para IDLE2
  -mlowpower              activa el soporte para LOPOWER y MAXSPEED
  -menhanced              activa el soporte para código de operación mejorados

options de s12z:
                                         que pueden violar restricciones
                                         que pueden violar restricciones
                                         paralelas podrían violar restricciones
                                         podrían violar restricciones
                          EXTENSIÓN es una combinación de (posiblemente prefijado por «no»):
                          Los registros no necesitarán ningún prefijo.
                          Los registros requerirán un prefijo `$'.
                          comprueba reubicación TLS
                          emula la salida (por defecto %s)
                          genera símbolos comunes ELF con tipo STT_COMMON
                          genera notas de GNU Build si no las hay en la entrada
                          genera reubicaciones relajadas
                          genera las propiedades de ISA y de características utilizadas x86
                          utiliza mnemóminco AT&T/Intel (solo sintaxis AT&T)
                Graba el tipo de cpu
        -EB		ensambla código para cpu «big endian»
        -EL		ensambla código para cpu «little endian»
        -FIXDD		corrige dependencias de datos
        -G gpnum	ensambla código para definir gpsize y por defecto es 8 byte
        -KPIC		genera PIC
        -NWARN		no imprime mensajes de aviso cuando currige dependencia de datos
        -O0		no realizar ninguna optimización
        -SCORE3		ensambla código para el objetivo SCORE5U
        -SCORE5		ensambla código para el objetivo SCORE5
        -SCORE5U	ensambla código para el objetivo SCORE5U
        -SCORE5		ensambla código para el objetivo SCORE7 [predet.]
        -USE_R1		ensambla código para que no avise cuando se usa el registro temporal r1
        -V 		Versión de distribución Sunplus
        -march=score3	ensambla código para el objetivo SCORE3
        -march=score7	ensambla código para el objetivo SCORE7 [predet.]
    ops fueron:    %s   ¿quiso decir ésto?  otra(s) variante(s) válida(s):  --32/--64               genera objeto de 32bits/64bits
  --32/--64/--x32         genera objeto de 32bits/64bits/x32
  --MD FICHERO            escribe la información de dependencias en FICHERO (por defecto ninguno)
  --alternate             activa inicialmente la sintaxis de macros alternativa
  --compress-debug-sections[={none|zlib|zlib-gnu|zlib-gabi|zstd}]
                          comprime las secciones de depuración DWARF
  --debug-prefix-map ANT=NUEVO
                          asocia ANT a NUEVO en la información de depuración
  --defsym SIM=VAL        define el símbolo SIM al valor dado
  --disp-size-default-22    el desplazamiento de bifurcación de tamaño desconocido es de 22 bits (por defecto)
  --disp-size-default-32    el desplazamiento de bifurcación de tamaño desconocido es de 32 bits
  --divide                no trata `/' como un carácter de comentario
  --divide                se descarta
  --dump-config           muestra cómo está configurado el ensamblador y termina
  --elf-stt-common=[no|yes]   --execstack             requiere pila ejecutable para este objeto
  --fatal-warnings        trata los avisos como errores
  --fdpic                 genera un fichero objeto FDPIC
  --fix-v4bx              Permite BX en código ARMv4
  --gcodeview             genera información de depuración de CodeView
  --gdwarf-<N>            genera información de depuración DWARF<N>. 2 <= <N> <= 5
  --gdwarf-cie-version=<N> genera CIEs DWARF versión 1, 3 o 4
  --gdwarf-sections       genera nombres de sección por función para la
                          información de línea DWARF
  --generate-missing-build-notes=[no|yes]   --gsframe               genera información de traza de pila SFrame
  --gstabs                genera información de depuración de STABS
  --gstabs+               genera informe de depuración de STABS con extensiones GNU
  --hash-size=<N>         se descarta
  --help                  muestra todas las opciones del ensamblador
  --info                  no suprime mensajes de información
  --itbl INSTTBL          extiende el conjunto de instrucciones para incluir
                          instrucciones que coincidan con las especificaciones
                          definidas en el fichero INSTTBL
  --listing-cont-lines    establece el número máximo de líneas de continuación
                          utilizadas para la columna de datos de salida del
                          listado
  --listing-lhs-width     establece la anchura en palabras de la columna de
                          datos de salida en el listado
  --listing-lhs-width2    establece el ancho en palabras de las líneas de
                          continuación de la columna de datos de salida; se
                          descarta si es más pequeño que la anchura de la
                          primera línea
  --listing-rhs-width     establece la anchura máxima en caracteres de las
                          líneas del fichero fuente
  --m32bit-doubles  [predet.]
  --m32bit-doubles [por defecto]
  --m64bit-doubles
  --m64bit-doubles  El código fuente utiliza dobles de 64 bits
  --march=<arq>		Genera código para <arq>.  Las opciones válidas para <arq>
				son v0_v10, v10, v32 y common_v10_v32.
  --mbig-endian-data
  --mcpu=<rx100|rx200|rx600|rx610|rxv2|rxv3|rxv3-dfpu>
  --mg10            Activa compatibilidad para variante G10
  --mg13            Selecciona el núcleo G13.
  --mg14            Selecciona el núcleo G14 [predet.]
  --mint-register=<valor>
  --mlittle-endian-data [por defecto]
  --mno-allow-string-insns  --mpid
  --mrelax
  -mrelax           Activa relajación en tiempo de enlazamiento
  --mrl78           Alias para --mg14
  --msmall-data-limit
  --multibyte-handling=<método>
                          qué hacer con los caracteres multibyte que aparezcan en la entrada
  --muse-conventional-section-names
  --muse-renesas-section-names [por defecto]
  --no-info               suprime mensajes de información
  --no-underscore         Los símbolos de usuario no tienen prefijo.
  --nocompress-debug-sections
                          no comprime las secciones de depuración DWARF
  --noexecstack           no requiere pila ejecutable para este objeto
  --pic			Activa la generación de código independiente de posición.
  --reduce-memory-overheads se descarta
  --scfi=experimental     Sintetiza CFI DWARF asm hecho a mano
                          (soporte experimental)
  --sectname-subst        activa secuencias de sustitución de nombre de sección
  --size-check=[error|warning]
			  revisar directiva .size de ELF (--size-check=error por defecto)
  --statistics            imprime varias estadísticas medidas de la ejecución
  --strip-local-absolute  elimina símbolos locales absolutos
  --target-help           muestra las opciones específicas del objetivo
  --traditional-format    Usa el mismo formato que el ensamblador nativo en lo posible
  --underscore            Los símbolos de usuario generalmente se preceden con subrayado.
  --version               imprime el número de versión del ensamblador y termina
  --warn                  no suprime avisos
  -D                      produce mensajes de depuración de ensamblador
  -EB                     ensambla código para una cpu «big endian»
  -EB                     ensambla para un sistema «big endian» (por defecto)
  -EL                     ensambla para un sistema «little endian»
  -EB  -mbig-endian		genera salida «big endian»
  -EB,-big                produce código y datos «big endian»
  -EL                     ensambla código para una cpu «little endian»
  -EL  -mlittle-endian		genera salida «little endian»
  -EL, -mel o -little     Produce salida «little endian»
  -EB, -meb o -big        Produce salida «big endian»
  -mpic			  Genera PIC
  -mno-fp-as-gp-relax	  Suprime relajación fp-as-gp para este fichero
  -mb2bb-relax		  Optimización de bifurcación «back-to-back»
  -mno-all-relax	  Suprime toda relajación para este fichero
  -EL,-little             produce código y datos «little endian»
  -I DIR                  añade DIR a la lista de búsqueda para directivas .include
  -Ip                     sinónimo de -ignore-parallel-conflicts
  -J                      no avisa sobre desbordamiento con signo
  -K                      avisa cuando hay diferencias alteradas por desplazamientos largos
  -KPIC                   genera PIC
  -L, --keep-locals       conserva los símbolos locales (p.e. los que empeizan con `L')
  -M, --mri               ensambla en modo de compatibilidad con MRI
  -N                      Avisa cuando las bifurcaciones se expanden a saltos.
  -O                      intenta optimizar código.  Implica -parallel
  -O1,			  Optimiza para rendimiento
  -Os			  Optimiza para espacio
  -Q                      se descarta
  -Q                      se descarta
  -V                      imprime el número de versión del ensamblador
  -Q                      descartado
  -V                      imprime el número de versión del ensamblador
  -EB/-EL                 genera código «big endian»/«little endian»
  --32/--64               genera código 32bit/64bit
  -Qy, -Qn                se descarta
  -V                      escribe el número de versión del ensamblador
  -k                      se descarta
  -R                      junta la sección de datos con la de texto
  -V                      imprime el número de versión del ensamblador
  -Qy, -Qn                se descarta
  -W, --no-warn           suprime avisos
  -Wnp                    sinónimo de -no-warn-explicit-parallel-conflicts
  -Wnuh                   sinónimo de -no-warn-unmatched-high
  -Wp                     sinónimo de -warn-explicit-parallel-conflicts
  -Wuh                    sinónimo de -warn-unmatched-high
  -X                      se descarta
  -Z                      genera fichero objeto incluso si hay errores
  -c                      escribe un aviso si se encuentra un comentario
  -f                      se salta el procesamiento de espacios en blanco y
                          comentarios
  -fixed-special-register-names
                          Sólo permite los nombres de registros especiales originales.
  -force2bsr  -mforce2bsr	transforma jbsr en bsr
  -fpic  -pic			genera código independiente de posición
  -g, --gen-debug         genera información de depuración
  -globalize-symbols      Crea todos los símbolos globales.
  -gnu-syntax             Desactiva la compatibilidad con sintaxis mmixal.
  -h, -H                  No ejecutar, escribir este texto de ayuda.  Obsoleto.
  -h-tick-hex             Admite constantes hex estilo H'00
  -ignore-parallel-conflicts            no comprueba instrucciones paralelas
  -jsri2bsr  -mjsri2bsr		transforma jsri en bsr
  -linker-allocated-gregs Si no hay una definición GREG adecuada para                          los operandos de una instrucción, deja resolver al enlazador.
  -m%s%s
  -m32r                   desactiva soporte para el juego de instrucciones m32rx
  -m32r2                  admite el juego extendido de instrucciones m32r2
  -m32rx                  admite el juego extendido de instrucciones m32rx
  -m4byte-align             Marca el binario como utilizando alineamiento de 32 bits (predet.)
  -m8byte-align             Marca el binario como utilizando alineamiento de 64 bits

  -mEA
  -mbarrel-shifter
  -mbarrel_shifter
  -mcrc
  -mdsp-packa
  -mdsp_packa
  -mdvbf
  -mld-extension-reg-mask
  -mlock
  -mmac-24
  -mmac-d16
  -mmac_24
  -mmac_d16
  -mmin-max
  -mmin_max
  -mmul64
  -mno-mpy
  -mnorm
  -mrtsc
  -msimd
  -mswap
  -mswape
  -mtelephony
  -muser-mode-only
  -mxy
  -mN - no inserta NOPs después de modificar interrupciones (predet.)
  -mQ - activa la relajación en tiempo de ensamblado. ¡PELIGROSO!
  -mP - activa las instrucciones polimórficas
  -mU - para una instrucción que cambie el estado de interrupción, pero donde
        no se sabe cómo cambia el estado, no avisa/interta NOPS
  -mY - no advierte de la falta de NOPs después de modificar interrupciones
  -m[no-]%-17sActiva/Desactiva %s
  -mach=<nombre>           Establece el tipo de máquina H8300 a una de:
                           h8300h, h8300hn, h8300s, h8300sn, h8300sx, h8300sxn
  -madd-bnd-prefix        añade prefijo BND a todas las bifurcaciones válidas
  -malign-branch-boundary=NÚM (predefinido: 0)
                          alinea las bifurcaciones en contornos de NÚM bytes
  -malign-branch-prefix-size=NÚM (predefinido: 5)
                          alinea las bifurcaciones con NÚM prefijos por
                           instrucción
  -malign-branch=TIPO[+TIPO...] (predefinido: jcc+fused+jmp)
                          TIPO es la combinación de jcc, fused, jmp, call,
                           ret, indirect
                          especifica los tipos de bifurcación que alinear
  -mall-ext		  Activa el soporte de todas las extensiones e instrucciones
  -mall-opcodes    acepta todos los códigos operacionales AVR, aun si
                   no lo admite el MCU
  -mno-skip-bug    desactiva los avisos para saltar las instrucciones
                   de dos palabras (por defecto para avr4, avr5)
  -mno-wrap        rechaza las instrucciones rjmp/rcall con envoltura de 8K
                   (por defecto para avr3, avr5)
  -mrmw            acepta instrucciones Leer-Modificar-Escribir
  -mlink-relax     genera reubicaciones para relajación del enlazador (predef.)
  -mno-link-relax  no genera reubicaciones para relajación de enlazador.
  -mgcc-isr        acepta la  pseudo-instrucción __gcc_isr.
  -mno-dollar-line-separator
                   no trata el carácter $ como separador de línea.
  -mamd64                 acepta solo ISA AMD64 [predefinido]
  -march=ARQ			selecciona la arquitectura ARQ:  -march=ARQ              activa instrucciones de la arquitectura ARQ
  -march=CPU[,+EXTENSIÓN...]
                          genera código para CPU y EXTENSIÓN. CPU es una de:
  -march=ms1-16-002         permite instrucciones ms1-16-002 (por defecto)
  -march=ms1-16-003         permite instrucciones ms1-16-003
  -march=ms1-64-001         permite instrucciones ms1-64-001
  -march=ms2                permite instrucciones ms2 
  -mavxscalar=[128|256] (predefinido: 128)
                          codifica instrucciones AVX escalares con
                           una longitud de vector específica
  -mbig-endian            genera código «big endian»
  -mbig-obj               genera ficheros objeto grandes
  -mbranch-stub			activa «stubs» de bifurcación para llamadas relativas a PC
  -mbranches-within-32B-boundaries
                          alinea las bifurcaciones en contornos de 32 bytes
  -mcache			activa las instrucciones de preadquisición de caché
  -mcp				activa las instrucciones del coprocesador
  -mcpu=<cpu[-sirevision]> especifica el nombre de CPU objetivo
  -mcpu=CPU			selecciona la CPU del procesador:  -mdata-region={none|lower|upper|either} - selecciona la región en la que
    se colocarán los datos.
  -mdollar-hex            el prefijo z$» en vez de «0x» se utiliza para indicar constantes hexadecimales literales
  -mdsbt                  el código usa direccionamiento DSBT
  -mdsp				activa las instrucciones de DSP
  -medsp				activa las instrucciones de DSP mejoradas
  -melrw			activa lrw extendida (solamente CK800)
  -mevexlig=[128|256|512] (predefinido: 128)
                          codifica instrucciones EVEX escalares con
                            longitud de vector específica
  -mevexrcig=[rne|rd|ru|rz] (predefinido: rne)
                          codifica instrucciones EVEX con valor EVEX.RC específico
                           para instrucciones solo SAE ignoradas
  -mevexwig=[0|1] (predefinido: 0)
                          codifica instrucciones EVEX con valor EVEX.W específico
                           para instrucciones de bit EVEX.W ignoradas
  -mextension               activa el soporte de código de operación de extensiones
  -mfdpic                  ensambla para la ABI de FDPIC
  -mfence-as-lock-add=[no|yes] (predefinido: no)
                          codifica lfence, mfence y sfence como
                           lock addl $0x0, (%%{re}sp)
  -mfloat-abi=ABI		selecciona la ABI de coma flotante:  -mgcc-abi                 Marca el binario como empleando el antiguo API GCC
  -mhard-float			activa las instrucciones de coma flotante hardware
  -mhard-float              Marca el binario como utilizando insns FP (predet. para e2v3 superiores)
  -mindex-reg             admite registros de pseudo índice
  -mintel64               acepta solo ISA Intel64
  -mip2022               restringe a insns de IP2022 
  -mip2022ext            permite insns extendidas de IP2022
  -mistack			activa instrucciones de la pila de interrupciones
  -ml - activa modelo de código grande
  -mlabr  -mliterals-after-br	emite literales después de las instrucciones de bifurcación
  -mlaf  -mliterals-after-func	emite literales después de cada función
  -mlfence-after-load=[no|yes] (predefinido: no)
                          genera lfence después de load
  -mlfence-before-indirect-branch=[none|all|register|memory] (predefinido: none)
                          genera lfence antes de indirecto cerca de bifurcación
  -mlfence-before-ret=[none|or|not|shl|yes] (predefinido: none)
                          genera lfence antes de ret
  -mlittle-endian         genera código «little endian»
  -mljump			transforma jbf, jbt, jbr en jmpi (solamente CK800)
  -mmnemonic=[att|intel]   -mmp				activa las instrucciones de multiprocesador
  -mn - inserta un NOP después de modificar interrupciones
  -mnaked-reg             no requiere el prefijo `%%' para registros
  -mno-bcond17		  desactiva la instrucción b<cond> disp17
  -mno-branch-stub
  -mno-dsbt               el código no usa direccionamiento DSBT
  -mno-elrw
  -mno-fdpic/-mnopic       desactiva -mfdpic
  -mno-istack
  -mno-labr  -mnoliterals-after-br
  -mno-laf  -mno-literals-after-func
  -mno-ljump
  -mno-pic                el direccionamiento de código es
                            dependiente de posición
  -mno-stld23		  desactiva la instrucción desplazamiento st/ld offset23
  -mnolrw  -mno-lrw		implementa lrw como movih + ori
  -momit-lock-prefix=[no|yes] (predefinido: no)
                          quita todos los prefijos de «lock»
  -moperand-check=[none|error|warning] (predefinido: warning)
                          comprueba la validez de combinaciones de operandos
  -mpic                   el direccionamiento de código es
                            independiente de posición
  -mpid=far               el código usa direccionamiento de datos
                            independiente de la posición, los accesos GOT
                            emplean el direccionamiento DP lejano
  -mpid=near              el código usa direccionamiento de datos
                            independiente de la posición, los accesos GOT
                            emplean el direccionamiento DP cercano
  -mpid=no                el código usa direccionamiento de datos
                            dependiente de la posición
  -mreg-prefix=PREFIJO    establece prefijo para indicar nombres de registro (predet. ninguno)
  -mrelax                   Activa la relajación
  -mrelax                 activa la relajación
  -mrelax-relocations=[no|yes]   -mrh850-abi               Marca el binario como utilizando el ABI RH850 (predet.)
  -msecurity			activa las instrucciones de seguridad
  -mshared                desactiva optimización de bifurcaciones para código compartido
  -msilicon-errata=<nombre>[,<nombre>...] - activa correcciones para erratas en el silicio
  -msilicon-errata-warn=<nombre>[,<nombre>...] - avisa cuando pudiera necesitarse una corrección
   nombres de errata admitidos: cpu4, cpu8, cpu11, cpu12, cpu13, cpu19
  -msoft-float              Marca el binario como no utilizando insns FP (predet. para pre e2v3)
  -msse-check=[none|error|warning] (predefinido: none)
                          comprueba las instrucciones SSE
  -msse2avx               codifica instrucciones SSE con prefijo VEX
  -msyntax=[att|intel] (predefinido: att)
                          utiliza sintaxis AT&T/Intel
  -mthin-add-sub	  Convierte un par de R_LARCH_ADD32/64 y R_LARCH_SUB32/64 en
			  R_LARCH_32/64_PCREL tanto como sea posible
			  La opción no afecta a la feneración de reubicaciones R_LARCH_32_PCREL
			  en .eh_frame
  -mignore-start-align	  Ignora .align si está al comienzo de una sección. Esta opción
			  no puede utilizarse con enlazamiento parcial (ld -r).
  -mtls-check=[no|yes]   -mtrust			activa las instrucciones de confianza
  -mtune=CPU              optimiza para la CPU, donde CPU es una de:
  -mu - para una instrucción que cambie el estado de interrupción, pero donde
        no se sabe cómo cambia el estado, avisa/interta NOPS (predet.)
        -mn y/o -my hacen falta para que esto tenga algún efecto
  -muse-unaligned-vector-move
                          codifica movimiento vectorial alineado como movimiento vectorial no alineado
  -mv850                    El código está destinado para el v850
  -mv850e                   El código está destinado para el v850e
  -mv850e1                  El código está destinado para el v850e1
  -mv850e2                  El código está destinado para el v850e2
  -mv850e2v3                El código está destinado para el v850e2v3
  -mv850e2v4                Alias para -mv850e3v5
  -mv850e3v5                El código está destinado para el v850e3v5
  -mvdsp				activa las instrucciones de DSP vectoriales
  -mvexwig=[0|1] (predefinido: 0)
                          codifica instrucciones VEX con valor VEX.W específico
                           para instrucciones de bit VEX.W ignoradas
  -mwarn-signed-overflow    Avisa si los valores inmediatos con signo desbordan
  -mwarn-unsigned-overflow  Avisa si los valores inmediatos sin signo desbordan
  -mx86-used-note=[no|yes]   -my - advierte de la falta de NOPs después de modificar interrupciones (predet.)
  -n                      no optimiza la alineación de código
  -O{012s}                intenta algunas optimizaciones de código
  -q                      silencia algunos avisos
  -nIp                    sinónimo de -no-ignore-parallel-conflicts
  -no-bitinst             no permite las instrucciones extendidas de campos de bit de M32R2
  -no-expand              No expande GETA, bifurcaciones, PUSHJ ó JUMP
                          a instrucciones múltiples.
  -no-force2bsr  -mno-force2bsr
  -no-ignore-parallel-conflicts         comprueba instrucciones paralelas
  -no-jsri2bsr  -mno-jsri2bsr
  -no-merge-gregs         No mezcla las definiciones GREG con los valores cercanos.
  -no-pad-sections        no rellena los finales de sección hasta los bordes de alineamiento
  -no-parallel            desactiva -parallel
  -no-predefined-syms     No provee las constantes internas de mmixal.
                          Implica -fixed-special-register-names.
  -no-warn-explicit-parallel-conflicts  no avisa cuando las instrucciones
  -no-warn-unmatched-high no avisa reubicaciones low no presentes
  -nocpp                  se descarta
  -nosched                  desactiva las restricciones de planificación
  -o FICHOBJ              nombre del fichero objeto de salida FICHOBJ (por defecto a.out)
  -parallel               intenta combinar instrucciones en paralelo
  -relax                  Crea código relajable para el enlazador.
  -s                      se descarta
  -w                      se descarta
  -warn-explicit-parallel-conflicts     avisa cuando instrucciones paralelas
  -warn-unmatched-high    avisa cundo una reubicación (s)high no tiene una reubicación low correspondiente
  -x                      No avisa cuando no se sabe que un operando para
                          GETA, una bifurcación, PUSHJ ó JUMP esté dentro
                          del rango. El enlazador atrapará cualquier error.
                          Implica -linker-allocated-gregs.  -xauto		  borra las violaciones de dependencias automágicamente
			  (por defecto)
  -xnone		  desactiva la revisión de violación de dependencias
  -xdebug		  depura el revisor de violación de dependencias
  -xdebugn		  depura el revisor de violación de dependencias pero
			  desactiva la revisión de violación de dependencias
  -xdebugx		  depura el revisor de violación de dependencias y
			  activa la revisión de violación de dependencias
  @FICHERO                lee las opciones de FICHERO
 %s; (predeterminado) *input_line_pointer == '%c' 0x%02x
 Opciones de ensamblador específicas de AArch64:
 Opciones de ensamblador específicas de ARM:
 Opciones de ensamblador específicas de Blackfin:
 Opciones de línea de mandatos específicas de FR30:
 Ensamblador de GNU versión %s (%s)
	 utilizando BFD versión %s. Opciones de ensamblador específicas de H8300:
 Opciones de la línea de mandatos específicas de M32C:
 Opciones de la línea de mandatos específicas de M32R:
 Opciones de la línea de mandatos específicas de MMIX:
 Opciones de la línea de mandatos específicas de Meta:
 Opciones de ensamblador específicas de MicroBlaze:
 Opciones de línea de mandatos específicas de RL78:
 Opciones de línea de mandatos específicas de RX:
 Opciones de ensamblador específicas de Score:
 Opciones de V850:
 Opciones de línea de mandatos específicas de XSTORMY16:
 Opciones de Z8K:
  -z8001                  genera código segmentado
  -z8002                  genera código sin segmentar
  -linkrelax              crea código relajable para el enlazador
 la reubicación de bifurcación se trunca (0x%x)  [-2^9 ~ 2^9-1] la reubicación de bifurcación se trunca (0x%x) [-2^19 ~ 2^19-1] la reubicación de bifurcación se trunca (0x%x) [-2^9 ~ 2^9-1]!%s no utiliza un número de secuenciareubicación !samegp contra un símbolo sin .prologue: %s"%u" (número de instancia %u de una etiqueta %s)".else" sin su correspondiente ".if"".elseif" después de ".else"".elseif" sin su correspondiente ".if"".endif" sin ".if"# Ejemplo de las instrucciones «%s»
	.sect .text
_start:
# registro «bars»# en conflicto con la longitudNº4 no válido en H8/300.#<imm16>#<imm8>#<máscara>no se admite $DPR_BYTE en este contextono se admite $DPR_GOT en este contextono se admite $DPR_HWORD en este contextono se admite $DPR_WORD en este contexto$DSBT_INDEX se debe usar con __c6xabi_DSBT_BASEno se admite $DSBT_INDEX en este contextono se admite $GOT en este contextono se admite $PCR_OFFSET en este contexto$dbg y $depc están desactivados cuando DEBUG está apagado$hi y $lo están desactivados cuando MUL y DIV están apagados$mb0, $me0, $mb1 y $me1 están desactivados cuando COP está apagadoel operador %% necesita una expresión absoluta%%%s() debe ser el término más exterior en la expresión%%hi16/%%lo16 solo se aplica a .short o .hword%%hi8 solo aplica a .byte%d error%d errores%d aviso%d avisos%s %s -- «%s»%s -- sentencia «%s» descartada%s NOP insertados%s «%s» ya tiene un alias «%s»argumento %s debe ser una cadena%s en el operando %d -- «%s»directiva %s sin nombre%s para «%s»%s para la instrucción «%s»howto %s no coincide con size/pcrel en gasla instrucción %s no acepta un sufijo .binstrucción %s, operando %d no coincide%s está activada por marca vle%s no utilizado para el objetivo seleccionado%s no puede ocupar la ranura de retardo de otra insn de bifurcación.%s debe ser %d en el operando %d -- «%s»%s debe tener un valor constante%s no desactivada por marca vle%s no admitido dentro del modo MIPS16desplazamiento de %s %d fuera del rango %d a %d%s fuera de rango %d a %d en el operando %d -- «%s»el registro %s es el mismo que la base de retroescritura%s reubicaciones no caben en %d byte%s reubicaciones no caben en %d bytes%s reubicaciones no caben en %u byte%s reubicaciones no caben en %u bytes%s requiere el valor 0-2 como operando 1el segundo argumento de %s no puede ser un número negativo %dla sección %s solo se admite en objetivos GNU y FreeBSDLa recursión del símbolo %s se detuvo en la segunda aparición de «%s»no se admite %s%s no admitido como correción de instrucción%s no admitido en esta instrucción%s utilizado para un símbolo que no está definido en el mismo fichero%s sin %sse esperaba %s%d-%s%d en el operando %d -- «%s»%s, %s, generando fichero objeto incorrecto
%s , se tratan los avisos como errores%s: intento de rotar el registro de PC%s: no se admiten los símbolos globales en las secciones comunes%s: no existe tal sección%s: la salida de la 1ª instrucción es la misma que una entrada de la 2ª instrucción - ¿es intencionado?%s: la salida de la 2ª instrucción es la misma que una entrada de la 1ª instrucción - ¿es intencionado?%s: tiempo total en ensamblado: %ld.%06ld
%s: tipo de función inesperado: %d%s: no se reconoce el nombre de procesador%s: cerraría el bucle weakref: %s%s:%u: añade %d%s en 0x%llx para encuadrar %s a %d bytes
%s:%u: añade nop de %d%s bytes en 0x%llx para encuadrar %s a %d bytes
%s:%u: añade %d%s adicional en 0x%llx para encuadrar %s a %d bytes
%s:%u: retorno incorrecto de bfd_install_relocation: %x%s; se utiliza el valor predeterminado de «%s»la reubicación de %u bytes no se puede aplicar al campo de %u bytesla instrucción '%.*s' no está al inicio del paquete de ejecuciónla instrucción '%.*s' no está en un bucle de tuberías softwarela instrucción '%.*s' no se admite en esta arquitecturala instrucción '%.*s' no se admite en esta unidad funcionalla instrucción '%.*s' no se admite en esta unidad funcional para esta arquitectura«%s» no puede ser una weak_definition (actualmente solo disponible en secciones de tipo fusionado)«%s» no puede ser una weak_definition (pues está indefinido)«%s» no se puede repetir. El comportamiento resultante no está definido.«%s» solo está disponible en DD2.0 o superior.'%s 'no se puede agrupar con otras instrucciones.«%s» solo admite dirección relativa a RIP«%s» previamente declarado como «%s».«%s»: solamente las instrucciones NOP se puede lanzar en paralelo en el m32r')' requeridose esperaba ','se esperaba 'APSR', 'CPSR' o 'SPSR''ASR' requeridomodificador 'H' solo válido para registros acumuladorModificador 'L' no válido para esta instrucción'LSL' o 'ASR' requerido'LSL' requerido'MFC_RdTagMask' (canal 12) solo está disponible en DD2.0 o superior.los indicadores 'P', 'N' o 'Z' solo se pueden especificar al acumularel desplazamiento 'ROR' no está permitido'SPU_RdEventMask' (canal 11) solo está disponible en DD2.0 o superior.no se permite 'UXTW' aquí'UXTW' requeridose esperaba '['se esperaba '[' después del mnemónico PLDse esperaba '[' tras el mnemónico PLI'\%c' en nombre de símbolo entrecomillado; el comportamiento puede cambiar en el futurose esperaba ']'el registro «d» tiene que estar en el rango 0-15el registro «q» tiene que estar en el rango 0-7no se puede usar el registro 'rsp'el registro «s» tiene que estar en el rango 0-31'||' tras predicado'||' no está seguido por una instrucción'||^' sin un SPMASK previose esperaba '}' al final del campo 'option'(PC)+ impredecible(Requiere %s; la arquitectura solicitada es %s.)(predefinido: att)
(predefinido: intel)
(por defecto: no)
(por defecto: yes)
(plt) solo es válido en objetivos de bifurcación(desconocido)*<abs8>-%s tiene conflictos con las otras opciones de arquitectura, las cuales implican -%s-(PC) impredecible-- cadena sin terminarla opción --absolute-literals no se admite en esta configuración Xtensa--compress-debug-sections=%s no está disponible--compress-debug-sections=zstd: gas no está construido con soporte zstdse descarta la opción --density--fdpic			genera un fichero objeto FDPIC
--generics es obsoleto; utilice en su lugar --transformno se admite --gstabs para ia64se descarta la opción --no-density--no-generics es obsoleto; utilice en su lugar --no-transform--no-relax es obsoleto; utilice en su lugar --no-transform--no-underscore es inválido con el formato a.out--nops necesita un argumento numérico--pic es inválido en este formato de objeto--relax es obsoleto; utilice en su lugar --transform-32			crea ficheros objeto de 32 bits
-64			crea ficheros objeto de 64 bits
-32			crea fichero%s objeto ABI o32
-64			crea fichero%s objeto ABI 64
-EL			genera código para una máquina «little endian»
-EB			genera código para una máquina «big endian»
--little-endian-data	genera código para una máquina que tenga
                        instrucciones «big endian» y datos «little endian».
-G no se puede usar en código independiente de posición-G no se puede utilizar con código PIC de SVR4-G no puede utilizarse con llamadas abi-G n            Coloca datos ≤ n bytes en el área de datos small
-G no se admite en esta configuración-K PIC                  pone EF_PPC_RELOCATABLE_LIB en los marcadores ELF
-KPIC			genera PIC
-V			imprime el número de versión del ensamblador
-undeclared-regs	descarta el uso del registro global de aplicaciones sin
			directiva .register apropiada (por defecto)
-no-undeclared-regs	fuerza un error en el uso del registro global de
			aplicaciones sin una directiva .register apropiada
-q			se descarta
-Qy, -Qn		se descarta
-s			se descarta
-KPIC, -call_shared	genera código SVR4 independiente de posición
-call_nonpic		genera código que no es PIC interoperable con DSOs
-mvxworks-pic		genera código VxWorks independiente de posición
-non_shared		no genera código interoperable con DSOs
-xgot			asume un GOT de 32 bits
-mpdr, -mno-pdr		activa/desactiva la creación de secciones .pdr
-mshared, -mno-shared   desactiva/activa la optimización .cpload para
                        código dependiente de posición (no compartido)
-mabi=ABI		crea un fichero objeto que cumple con el ABI para:
-Qy, -Qn                se descarta
No se admite la opción -R en este objetivo.-TSO			usa el Ordenamiento de Almacenamiento Total
-PSO			usa el Ordenamiento de Almacenamiento Parcial
-RMO			usa el Ordenamiento de Memoria Relajado
-V                      imprime el número de versión del ensamblador
-a32                    genera ELF32/XCOFF32
-a64                    genera ELF64/XCOFF64
-l			usa 1 palabra para referencias a símbolos indefinidos [por defecto 2]
-pic, -k		genera código independiente de posición
-S			convierte jbsr en jsr
--pcrel                 nunca convierte bifurcaciones relativas al PC en saltos absolutos
--register-prefix-optional
			reconoce los nombres de registro sin carácter de prefijo
--bitwise-or		no trata `|' como un carácter de comentario
--base-size-default-16	registro base sin tamaño es 16 bits
--base-size-default-32	registro base sin tamaño es 32 bits (por defecto)
--disp-size-default-16	desplazamiento con tamaño desconocido es 16 bits
--disp-size-default-32	desplazamiento con tamaño desconocido es 32 bits (por defecto)
-m403                   genera código para PowerPC 403
-m405                   genera código para PowerPC 405
-m440                   genera código para PowerPC 440
-m464                   genera código para PowerPC 464
-m476                   genera código para PowerPC 476
-m601                   genera código para PowerPC 601
-m7400, -m7410, -m7450, -m7455
                        genera código para PowerPC 7400/7410/7450/7455
-m750cl, -mgekko, -mbroadway
                        genera código para PowerPC 750cl/Gekko/Broadway
-m821, -m850, -m860     genera código para PowerPC 821/850/860
-mCPU			equivalente a -march=CPU -mtune=CPU. Obsoleto.
-no-mCPU		no genera código específico de la CPU.
			Para -mCPU y -no-mCPU, CPU debe ser una de:
-mPIC           Marca el fichero generado para usar código independiente de posición large
-m[no-]%-16s activa/desactiva la extensión de arquitectura %s
-ma2                    genera código para arquitectura A2
-maltivec               genera código para AltiVec
-many                   genera código para cualquier arquitectura (PWR/PWRX/PPC)
-march=%s no es compatible con la ABI seleccionada-march=<arqu>		establece la arquitectura
-mcpu=<cpu>		establece la cpu [por defecto %s]
-mbig, -mbig-endian, -be
                        genera código para máquina «big endian»
-mbooke                 genera código para PowerPC BookE de 32 bits
-mcell                  genera código para arquitectura Cell Broadband Engine
-mcom                   genera código para instrucciones comunes Power/PowerPC
-mcpu=<versión CPU>       Especifica la versión de CPU
-mcpu={fr500|fr550|fr400|fr405|fr450|fr300|frv|simple|tomcat}
-mcrc			genera instrucciones CRC
-mno-crc		no genera instrucciones CRC
-mdialect=%s no es válido.  Se esperaba normal o pseudoc-mdouble        Marca el fichero generado para usar insns FP de doble precisión
-mdsp			genera instrucciones DSP
-mno-dsp		no genera instrucciones DSP
-mdspr2			genera instrucciones DSP R2
-mno-dspr2		no genera instrucciones DSP R2
-mdspr3			genera instrucciones DSP R3
-mno-dspr3		no genera instrucciones DSP R3
-mdword         Marca el fichero generado para usar alineamiento de pila de 8 bytes
-me <nombre fichero>      Redirige los errores a un fichero
-me300                  genera código para la familia PowerPC e300
-me500, -me500x2        genera código para el conjunto de núcleos Motorola e500
-me500mc,               genera código para el conjunto de núcleos Freescale e500mc
-me500mc64,             genera código para el conjunto de núcleos Freescale e500mc64
-me5500,                genera código para el conjunto de núcleos Freescale e5500
-me6500,                genera código para el conjunto de núcleos Freescale e6500
-memb                   pone el bit PPC_EMB en los marcadores ELF
-merrors-to-file <nombre fichero>
-mfar-mode | -mf          Utiliza direccionamiento extendido
-mfdpic         Ensambla para la ABI de FDPIC
-mfix-loongson2f-jump	evita las instrucciones JUMP de Loongson2F
-mfix-loongson2f-nop	evita los errores NOP de Loongson2F
-mfix-loongson3-llsc	evita los errores de Loongson3 LL/SC
-mmo-mfix-loongson3-llsc	desactiva solucionar los errores de Loongson3 LL/SC
-mfix-vr4120		evita ciertos errores de VR4120
-mfix-vr4130		evita los errores mflo/mfhi de VR4130
-mfix-24k		inserta un nop tras las instrucciones ERET y DERET
-mfix-cn63xxp1		evita los errores PREF de CN53XXP1
-mgp32			usa GPRs de 32 bits, sin importar el ISA escogido
-mfp32			usa FPRS de 32 bits, sin importar el ISA escogido
-msym32			asume que todos los símbolos tiene valores de 32 bits
-O0			no elimina NOPs innecesarios, no intercambia bifurcaciones
-O, -O1			elimina NOPs innecesarios, no intercambia bifurcaciones
-O2			elimina NOPs innecesarios e intercambia bifurcaciones
--trap, --no-break	excepción trap en div por 0 y desbordamiento de mult
--break, --no-trap	excepción break en div por 0 y desbordamiento de mult
-mfix-loongson3-llsc	soluciona errores de Loongson3 LL/SC
-mno-fix-loongson3-llsc	desactiva soluciones de errores Loongson3 LL/SC, predeterminado
-mfix-loongson3-llsc	soluciona errores de Loongson3 LL/SC, predeterminado
-mno-fix-loongson3-llsc	desactiva soluciones de errores Loongson3 LL/SC
-mfpr-32        Marca el fichero generado para usar solo 32 FPRs
-mfpr-64        Marca el fichero generado para usar todos los 64 FPRs
-mfuture                genera código para arquitectura «futura»
-mginv			genera instrucciones Global INValidate (GINV)
-mno-ginv		no genera instrucciones Global INValidate (GINV)
-mgpr-32        Marca el fichero generado para usar solo 32 GPRs
-mgpr-64        Marca el fichero generado para usar todos los 64 GPRs
-mhard-float		permite instrucciones de coma flotante
-msoft-float		no permite instrucciones de coma flotante
-msingle-float		solo permite operaciones de coma flotante de 32 bits
-mdouble-float		permite operaciones de coma flotante de 32 y 64 bits
--[no-]construct-floats	[no]permite valores de coma flotante a construir
--[no-]relax-branch	[no]permite que bifurcaciones fuera del rango se relajen
-mignore-branch-isa	rechaza bifurcaciones inválidas que requieran cambio a modo ISA
-mno-ignore-branch-isa	rechaza bifurcaciones inválidas que requieran cambio a modo ISA
-mnan=CODIFICACIÓN		selecciona un convenio de codificación de NaN IEEE 754, uno de:
-minsn32		solo genera instrucciones microMIPS de 32 bits
-mno-insn32		genera todas las instrucciones microMIPS
-mips1			genera instrucciones MIPS ISA I
-mips2			genera instrucciones MIPS ISA II
-mips3			genera instrucciones MIPS ISA III
-mips4			genera instrucciones MIPS ISA IV
-mips5                  genera instrucciones MIPS ISA V
-mips32                 genera instrucciones MIPS32 ISA
-mips32r2               genera instrucciones MIPS32 versión 2 ISA
-mips32r3               genera instrucciones MIPS32 versión 3 ISA
-mips32r5               genera instrucciones MIPS32 versión 5 ISA
-mips32r6               genera instrucciones MIPS32 versión 6 ISA
-mips64                 genera instrucciones MIPS64 ISA
-mips64r2               genera instrucciones MIPS64 versión 2 ISA
-mips64r3               genera instrucciones MIPS64 versión 3 ISA
-mips64r5               genera instrucciones MIPS64 versión 5 ISA
-mips64r6               genera instrucciones MIPS64 versión 6 ISA

-march=CPU/-mtune=CPU	genera código/cronograma para la CPU, donde CPU es una de:
-mips16			genera instrucciones mips16
-no-mips16		no genera instrucciones mips16
-mips16 no se puede usar con -micromips-misa-spec=%s no es válido.  Se esperaba v1, v2, v3, v4 o xbpf-mlibrary-pic   Marca el fichero generado para usar posición de código independiente para bibliotecas
-mlibresoc              genera código para arquitectura Libre-SOC
-mlittle, -mlittle-endian, -le
                        genera código para máquina «little endian»
-mljump se descarta con ck801/ck802-mloongson-cam		genera instrucciones Loongson Content Address Memory (CAM)
-mno-loongson-cam	no genera instrucciones Loongson Content Address Memory (CAM)
-mloongson-ext		genera instrucciones Loongson EXTensions (EXT)
-mno-loongson-ext	no genera instrucciones Loongson EXTensions (EXT)
-mloongson-ext2		genera instrucciones Loongson EXTensions R2 (EXT2)
-mmo-mloongson-ext2	no genera instrucciones Loongson EXTensions R2 (EXT2)
-mloongson-mmi		genera instrucciones Loongson MultiMedia extensions Instructions (MMI)
-mno-loongson-mmi		no genera instrucciones Loongson MultiMedia extensions Instructions (MMI)
-mmcu			genera instrucciones MCU
-mno-mcu		no genera instrucciones MCU
-mmedia         Marca el fichero generado para usar insns media
-mmicromips		genera instrucciones microMIPS
-mno-micromips		no genera instrucciones microMIPS
-mmicromips no se puede usar con -mips16-mmips16e2		genera instrucciones MIPS16e2
-mno-mips16e2		no genera instrucciones MIPS16e2
-mmsa			genera instrucciones MSA
-mno-msa		no genera instrucciones MSA
-mmt			genera instrucciones MT
-mno-mt		no genera instrucciones MT
-mmuladd        Marca el fichero generado para usar insns adición/sustracción múltiples
-mno-dword      Marca el fichero generado para usar una alineamiento de pila de 4-bytes
-mno-force2bsr se descarta con ck801/ck802-mno-force2bsr se descarta con -mbranch-stub-mno-pack       No permite que se empaqueten las instrucciones
-mno-regnames           No permite nombres simbólicos para registros
-mmo-solaris            no genera código para Solaris
-mnopic         Desactiva -mpic, -mPIC, -mlibrary-pic y -mfdpic
-mpack          Permite que se empaqueten las instrucciones
-mpic           Marca el fichero generado para usar código independiente de posición small
-mpower10, -mpwr10      genera código para arquitectura Power10
-mpower11, -mpwr11      genera código para arquitectura Power11
-mpower4, -mpwr4        genera código para arquitectura Power4
-mpower5, -mpwr5, -mpwr5x
                        genera código para arquitectura Power5
-mpower6, -mpwr6        genera código para arquitectura Power6
-mpower7, -mpwr7        genera código para arquitectura Power7
-mpower8, -mpwr8        genera código para arquitectura Power8
-mpower9, -mpwr9        genera código para arquitectura Power9
-mppc, -mppc32, -m603, -m604
                        genera código para PowerPC 603/604
-mppc64, -m620          genera código para PowerPC 620/625/630
-mppc64bridge           genera código para PowerPC 64, including bridge insns
-mpwr                   genera código para POWER (RIOS1)
-mpwrx, -mpwr2          genera código para POWER/2 (RIOS2)
-mregnames              Permite nombres simbólicos para registros
-mrelocatable           soporta la opción de GCC -mrelocatble
-mrelocatable-lib       soporta la opción de GCC -mrelocatble-lib
-msmartmips		genera instrucciones smartmips
-no-smartmips		no genera instrucciones smartmips
-msoft-float    Marca el fichero generado para usar FP software
-msolaris               genera código para Solaris
-mspe                   genera código para las instrucciones Motorola SPE
-mspe2                  genera código para las instrucciones Freescale SPE2
-mtitan                 genera código para el conjunto de núcleos AppliedMicro Titan
-mtomcat-debug  Depura las alternativas de tomcat
-mtomcat-stats  Muestra estadísticas para las alternativas de tomcat
-mvirt			genera instrucciones Virtualization
-mno-virt		no genera instrucciones Virtualization
-mvle                   genera código para las instrucciones Freescale VLE
-mvsx                   genera código para instrucciones Vector-Scalar (VSX)
-mdsp			genera instrucciones eXtended Physical Address (XPA)
-mno-xpa		no genera instrucciones eXtended Physical Address
-n32			crea fichero%s objeto ABI n32
-nops=contador          al alinear, más de CONTADOR nops utiliza bifurcación
-ppc476-workaround      avisa si se emiten datos para secciones de código
-u                      se descarta
.%s fuera de %s...¡Longitud de .COMMon (%d.) < 0! Se descarta.¡Longitud de .COMMon (%ld.) <0! Se descarta.longitud .COMMon (%lu) fuera de rango descartada.EQU debe usar una etiqueta.EXIT debe aparecer dentro de un procedimientola expresión .REG debe ser un registro.REG debe usar una etiqueta¡Longitud de .SCOMMon (%ld.) <0! Se descarta.la expresión .abiversion no evalúa a una constantese detectó .abort.  Se abandona la nave..arch <arq> requiere una coincidencia --march=... opciónla pila de .arch está vacía.arch: falta el nombre de la arquitectura.arch_extension:: falta la extensión de la arquitecturapseudo-op .asmfunc solo disponible con el indicador -mccs..asmfunc repetido..asmfunc sin función.una cadena .base64 debe tener un carácter de comillas dobles finalizadorcadena .base64 terminada antes de tiemposcadena .base64 terminada inesperadamentese descarta .begin [no-]densitydirectiva .begin sin una directiva .end correspondientedirectiva .begin sin una directiva .ent precedentedirectiva .begin sin una directiva .file precedenteEl uso de .begin literal es obsoleto.  Utilice en su lugar .literal.begin/.bend en segmentos diferentesla directiva .bend invoca un símbolo desconocidodirectiva .bend sin una directiva .ent precedentedirectiva .bend sin una directiva .file precedente¡Tamaño de .bss %d < 0!¡Tamaño de .bss %ld < 0!Falta el argumento del tamaño de .bss
alineamiento .bundle_align_mode demasiado grande (maximo %u).bundle_lock sin .bundle_align_mode carece de significadodirectiva .bundle_lock sin una .bundle_unlock correspondientedirectiva .bundle_unlock sin un .bundle_lock precedentela directiva .callinfo no está dentro de una definición de procedimiento.cfi_endproc sin un .cfi_startproc correspondiente.cfi_fde_data no lo admite este objetivo.cfi_fde_data sin .cfi_startproc correspondiente.cfi_inline_lsda no lo admite este objetivo.cfi_inline_lsda no válido para este marcose ha visto .cfi_inline_lsda para un marco sin .cfi_lsda.cfi_lsda requiere argumentos de codificación y símbolo.cfi_personality requiere argumentos de codificación y símbolo.cfi_personality_id no lo admite este objetivofaltan el lenguaje y la versión en la directiva .compilerfalta la versión en la directiva .compiler.cpload no está en la sección noreorder.cpu: falta el nombre de la cpuel operando .cv_%ccomp es un símbolo indefinido: %spseudo-op .def solo disponible con el indicador -mccs.se usó el pseudo-operador .def dentro de .def/.endef: se descarta.se utiliza el pseudo-operador .def dentro de .def/.endef; se descartase usó el pseudo-operador .dim fuera de .def/.endef: se descarta.se utiliza el pseudo-operador .dim fuera de .def/.endef; se descarta.ef sin un .function precedentese descarta .end [no-]densityla directiva .end no tiene nombrefalta la directiva .end o hay un símbolo desconocidola directiva .end nombra un símbolo diferente que la .entla directiva .end invoca símbolo desconocidodirectiva .end sin una directiva .ent precedentedirectiva .end sin una directiva .ent precedente.directiva .end sin una directiva .file precedentedirectiva .end sin su correspondiente .ent.end no está en la sección textsímbolo .end no casa con el símbolo .entel símbolo .end no coincide con el símbolo .ent.se encontró .end%c sin un %s precedente.end%s sin un .%s precedentepseudo-op .endasmfunc solo disponible con el indicador -mccs..endasmfunc sin un .asmfunc..endasmfunc sin función.se ha utilizado el pseudo-operador .endef antes de .def; se descartase usó el pseudo-operador .endef fuera de .def/.endef: se descarta.falta .endfunc para el .func previofalta .endfunc para el .proc previola directiva .ent no tiene nombrela directiva .ent no tiene símbolodirectiva .ent sin su correspondiente .end.ent o .aent no en sección de texto.ent o .aent no están en la sección text.se encontró .errla expresión .errif evalúa a verdaderose invocó la directiva .error en el fichero fuente.es sin un .bs precedente se ha encontrado .fail %ldla cuenta de .field '%d' está fuera de rango (1 ≤ X ≤ 32)tamaño de .fill restringido a %d.fmask fuera de .entdirectiva .fnend sin .fnstart.fpu: falta el nombre de la fpu.frame fuera de .ent.gnu_attribute %d,%d es incompatible con «%s».gnu_attribute %d,%d ya no se admite.gnu_attribute %d,%d no es un ABI coma-flotante reconocida.gnu_attribute %d,%d requiere «%s»la directiva .handler no tiene nombreerror de sintaxis en .ifeqsla cuenta .incbin es cero; se descarta «%s»operando de .inst.n demasiado grande. Utilice .inst.w en su lugar.largecomm solo se admite en modo de 64 bits; se produce .comm.linkonce no admitido en este formato de fichero objeto.literal no se permite dentro de una región .begin literal.literal_position dentro de una directiva literal; se descartapseudo-operador .ln dentro de .def/.endef: se descarta..loc antes de .file.loc fuera de .textpseudo-operador .loc dentro de .def/.endef: se descarta.la expresión .localentry para `%s' no evalúa a una constantela expresión .localentry para `%s' no es una potencia de 2 válidase vio el pseudo-operador .longcall cuando no se estaba relajandose vio el pseudo-operador .longjump cuando no se estaba relajandodesbordamiento de pila en .machinedesbordamiento por debajo de la pila en .machinedesbordamiento superior de pila .machinemodedesbordamiento inferior de pila .machinemode.mask fuera de .ent.mask/.fmask fuera de .ent.module no está permitido tras generar código.module utilizado con símbolo no reconocido: %s
la directiva .name no tiene símbolola directiva .name no está en la sección de enlace (.link).object_arch: falta el nombre de la arquitecturaNo se admite .option pic%d.option pic%d no admitido dentro de modo PIC VxWorks.option pop sin .option pushla directiva .pdesc no tiene un símbolo de entradala directiva .pdesc no está en la sección de enlace (.link).pdesc no se corresponde con el último .ent.pdesc tiene un símbolo de entrada incorrecto.popsection sin .pushsection correspondiente; se descarta.previous sin .section correspondiente; se descartael pseudo .profiler requiere por lo menos dos operandos.directiva .prologue sin una directiva .ent precedente.prologue dentro del prólogo.ref fuera de .csectpseudo-op .ref solo disponible con el indicador -mccs..sblock se puede utilizar únicamente para secciones inicializadaspseudo-operador .scl utilizado fuera de .def/.endef: descartado.se utiliza el pseudo-operador .scl fuera de .def/.endef; se descarta.sect: se descarta el nombre de la subsección.set pop sin .set pushsintaxis de .set no válida
.sframe no admitido en este objetivola expresión .size para %s no evalúa a una constantepseudo-operador .size utilizado fuera de .def/.endef: descartado.se utiliza el pseudo-operador .size fuera de .def/.endef; se descartael contador de repetición .space es negativo; se descartael contador de repetición .space es cero; se descartadesbordamiento del contador de repetición de .space; se descarta.space, .nops o .fill especifica un valor que no es absoluto.space, .nops ó .fill con valor negativo; se descartaLa cuenta de repetición .space/.bes es negativa, se descartaLa cuenta de repetición .space/.bes es cero, se descartano se admite .stab%c.stab%c: campo de descripción '%x' demasiado grande; intente un formato de depuración diferente.stab%c: se descarta el otro campo que no es cero.stab%c: falta coma.stab%c: falta cadena.stabx de la clase de almacenamiento stsym debe estar entre .bs/.es.syntax %s requiere de la opción de línea de mandatos `--no-underscore'.syntax %s requiere de la opción de línea de mandatos `--underscore'pseudo-operador .tag utilizado fuera de .def/.endef; descartado.se ha utilizado el pseudo-operador .tag fuera de .def/.endef; se descarta.tag requiere una estructura tagel objetivo .tag «%s» no está definido.tc no está en la sección .toc.tc sin etiquetaaún no se admite .tc con la clase de almacenamiento %dpseudo-operador .type utilizado fuera de .def/.endef; descartado.se utiliza el pseudo-operador .type fuera de .def/.endef; se descarta.uleb128 solo admite expresiń constante o de sustracción.unwind_save no admite este tipo de registro.usect: se descarta la opción de alineamiento distinto de cerola directiva .usepv no tiene nombrela directiva .usepv no tiene tipo.uses no se refiere a un símbolo local en la misma secciónse vio el pseudo-operador .uses cuando no se estaba relajandoel objetivo de .uses no se refiere a un símbolo local en la misma secciónla expresión .val es demasiado complejapseudo-operador .val utilizado fuera de .def/.endef; descartado.se ha utilizado el pseudo-operador .val fuera de .def/.endef; se descarta.var solamente se puede usar dentro de una definición de macro.vframepsp no tiene significado; se asume que se quería .vframesp.vliw no está disponible cuando VLIW está desactivado.la expresión .warnif evalúa a verdaderose invocó la directiva .warning en el fichero fuente.word %s-%s+%s no cabeFalló el manejo de la tabla de casos .word: la tabla es demasiado grande0x%lx: «%s» tipo = %ld, clase = %d, segmento = %d
el acceso de ancho de 128 bits no está permitido en el registro del sistema seleccionado «%s»no se permite dirección de 16 bits en instrucciones MPX.direccionamiento de 16 bits no disponible para «%s»Extensión de 16 bitsInstrucción de 16 bits desactivada: %s.salto de 16 bits fuera de rangodesbordamiento de 16 bits (%+ld)reubicación de 16 bits utilizada en operando de 8 bitsdesbordamiento de 24 bits (%+ld)inmediato de 3 bits fuera de rangono se permite dirección de 32 bits en instrucciones MPX de 64 bits.generada una bifurcación condicional de 32 bitsdesbordamiento de 32 bits (%+ld)no se admite el modo de 32-bits en «%s».desplazamiento de 6 bits fuera de rangoinmediato de 6 bits fuera de rangola reubicación de 62 bits aún no está implementadael registro src/dst del operador de 64 bits tiene que ser menor que 15no se admite el modo de 64 bits en «%s».se especificaron 68040 y 68851; las instrucciones mmu podrían ensamblar incorrectamenteDesplazamiento de 8 bits fuera de rangoinmediato de 8 bits fuera de rangodesbordamiento de 8 bits (%+ld)reubicación de 8 bits utilizada en operando de 16 bitsdesplazamiento de 8 bits con signo fuera de rango (%+ld): Valor inmediato en cbcond está fuera de rango.: Instrucción requiere frs2 y frsd deben ser el mismo registro: operando relativo a PC no puede ser una constante: operando TLS no puede ser una constante: Solamente hay 32 registros f; [0-31]: Solamente hay 32 registros f de precisión sencilla; [0-31]: Solamente hay 64 registros f; [0-63]: el número asr debe estar entre 0 y 31: cripto inmediato debe estar entre 0 y 31: se esperaba nombre de registro ccr : se esperaba nombre de registro pc : se esperaba un nombre de registro r0-r7 :  se espera %asrN: se espera cripto inmediato: operando inmediato imm2 fuera de rango (0-3): expresión ASI no válida: nombre ASI inválido: número ASI inválido: nombre cpreg inválido: expresión no válida de máscara membar: nombre inválido de máscara membar: número inválido de máscara membar: expresión de función de precarga no válida: nombre de función de precarga inválido: número de función de precarga inválido: expresión de modo siam no válida: número de modo siam inválido: operando imm2 no inmediato: procesando macro, código de operación real no encontrado en «hash»: registro de estado auxiliar no reconocible: registro hiperprivilegiado no reconocible: registro privilegiado no reconocibleno se permite :b; se cambia por el predefinido :w:lower16: no permitido en esta instrucción:operand tiene demasiados bits:valor(%d) de operando demasiado grande para restricción:tamaños de restricción de reubicación desconocido:upper16: no permitido en esta instrucción<nombre de abi>	  específica para ABI el <nombre de abi><abi>	          Especifica una versión abi
			  <abi> podría ser v1, v2, v2fp, v2fpp<abi>	  ensambla para la ABI de coma flotante <abi><abs><nombre arq>	  Ensambla para arquitectura <nombre arq>
			  <nombre arq> podría ser
			  v3, v3j, v3m, v3f, v3s, v2, v2j, v2f, v2s<nombre de arq>	  ensambla para la arquitectura <nombre de arq><baseline>	  Ensambla para línea básica <baseline>
			  <baseline> podría ser v2, v3, v3m<nombre de cpu>	  ensambla para la CPU <nombre de cpu><nombre dsp>	  ensambla para la arquitectura DSP <nombre dsp><nombre_de_fpu>	  ensambla para la arquitectura de FPU <nombre_de_fpu><freg>	  Especifica una configuración de FPU
			  <freg>
			  0:     8 SP /  4 DP registros
			  1:    16 SP /  8 DP registros
			  2:    32 SP / 16 DP registros
			  3:    32 SP / 32 DP registros<nota de construcción de gnu><imm8>,X<etiqueta><modo>	  controla la inserción implícita de instrucciones IT<desconocido><ver>		  ensambla para la eabi versión <ver>se descarta la opción de sección ? con G presente@%s no es una reubicación compleja.el operador @%s puede utilizarse con «%s», pero el formato es incorrectoel operador @%s no puede utilizarse con «%s»el operador @%s requiere un registro base de 32 bitsel operador @%s requiere un registro destino de 32 bitsel operador @%s requiere un registro destino de 32 o 64 bitsel operador @%s requiere un registro destino de 64 bitsel operador @%s requiere `%seax' como registro baseel operador @%s requiere `%seax' como registro destinoel operador @%s requiere `%seax/%srax' como registro baseel operador @%s requiere `%sebx' como registro baseel operador @%s requiere `%sebx' como registro índiceel operador @%s requiere `%srdi' como registro destinoel operador @%s requiere `%srip' como registro baseel operador @%s requiere un registro baseel operador @%s no requiere ningún SIBel operador @%s no requiere registro baseel operador @%s no requiere registro base/índiceel operador @%s requiere un factor de escala 1no se admiten las reubicaciones @%s con el formato de salida de %d bits@tls no se puede utilizar con operandos «%s»@tls solo se puede utilizar en el último operandoInstrucción de salto con inmediato largo detectada al final de la etiqueta ZOL @%sAquí no se permite una expresión no constanteYa existe un parámetro llamado «%s» para la macro «%s»Se requiere un registro de estado o un nombre de bit de estadoA0.2,A0.3,A1.2,A1.3 requerido para registro QUICKRoTAAARG -> reubicación de constante no manejada: %dADD/SUB sp, sp #imminstrucción de modo ADLDIRADRL utilizado para un símbolo que no está definido en el mismo ficherola funcionalidad APX no puede utilizarse con codificaciones %sAR %d solo se puede acceder por %c-unitNo se encontró registro AR en la referencia indirectaOpciones de ensamblador específicas de ARC:
se esperaba registro ARMExtensión de sonido ISAOpciones de ensamblador AVR:
  -mmcu=[nombre-avr] selecciona la variante de microcontrolador
              [nombre-avr] puede ser:
              avr1  - núcleo AVR clásico sin RAM de datos
              avr2  - núcleo AVR clásico con hasta 8K de memoria de programa
              avr25 - núcleo AVR clásico con hasta 8K de memoria de programa
                      más la instrucción MOVW
              avr3  - núcleo AVR clásico con hasta 64K de memoria de programa
              avr31 - núcleo AVR clásico con hasta 128K de memoria de programa
              avr35 - núcleo AVR clásico con hasta 64K de memoria de programa
                      más la instrucción MOVW
              avr4  - núcleo AVR mejorado con hasta 8K de memoria de programa
              avr5  - núcleo AVR mejorado con hasta 64K de memoria de programa
              avr51 - núcleo AVR mejorado con hasta 128K de memoria de programa
              avr6  - núcleo AVR mejorado con hasta 256K de memoria de programa
              avrxmega2 - XMEGA, > 8K, < 64K FLASH, < 64K RAM
              avrxmega3 - XMEGA, RAM + FLASH < 64K, Flash visible en RAM
              avrxmega4 - XMEGA, > 64K, <= 128K FLASH, <= 64K RAM
              avrxmega5 - XMEGA, > 64K, <= 128K FLASH, > 64K RAM
              avrxmega6 - XMEGA, > 128K, <= 256K FLASH, <= 64K RAM
              avrxmega7 - XMEGA, > 128K, <= 256K FLASH, > 64K RAM
              avrtiny   - núcleo AVR Tiny con 16 registros gp
Se aborta porque la sentencia tiene «%s»Valor relativo a PC absoluto en código de relajación.  Error de ensamblador.....Valor absoluto en código de relajación.  Error de ensamblador.....Se accede a «%s» como objeto de hilo localSe accede a la función «%s» como objeto de hilo localAñadido a símbolo no resuelto no en límite de palabra.La adición para un símbolo sin resolver no está en un límite de word.El modo de direccionamiento *+ARx no se permite en el direccionamiento de registros mapeados en memoria.  El comportamiento resultante no está definido.El modo de direccionamiento *+ARx es de solo escritura. El resultado de leer está indefinido.Dirección de operando inmediatoModo de direccionamiento aún sin implementar.Desbordamiento de .word (%#lx) con signo ajustado: sentencia `switch' demasiado grande..word (%ld) con signo ajustada se desborda: sentencia `switch' demasiado grande.Alineación (%lu) demasiado grande: se asume 15.Alineación debe ser una potencia de 2Alineación negativa: se asume 0Alineación negativa: se asume 0.Alineación demasiado grande: se asume %dAlineación demasiado grande: se asume %d.Alineación demasiado grande: se asume %d.Opciones Alpha:
-32addr			trata direcciones como valores de 32 bits
-F			sin soporte de instrucciones de coma flotante
-mev4 | -mev45 | -mev5 | -mev56 | -mpca56 | -mev6 | -mev67 | -mev68 | -mall
			especifica variante de la arquitectura Alpha
-m21064 | -m21066 | -m21164 | -m21164a | -m21164pc | -m21264 | -m21264a | -m21264b
			estas variantes incluyen códigos de operación PALcode
Una instrucción IMM no debe estar presente en el fichero .sUso ilegal de la ranura de retardo detectado al final del etiqueta ZOL @%sUn valor inmediato en un operando origen es inapropiadoY EXT es combinación (+EXT - añadir, -EXT eliminar) de:
Arquitectura incoherente en "%s %s".Las variantes de arquitectura son: Argumento de .vec_size esperado 4 o 16, actual: %d.Argumento de .vec_size no es constante.El argumento para .BLOCK/.BLOCKZ debe estar entre 0 y 0x3fffffffSe descarta el argumento para .evenMensajes del ensamblador:
Se esperaba al menos un argumento PRSe esperaban al menos dos argumentos PRIntento de purgar la macro inexistente «%s»Intento de poner un símbolo común en el conjunto %sIntento de poner un símbolo indefinido en el conjunto %sSe intenta redefinir el conjunto de registros «%s»Nombre de atributo no reconocido: %sEl desplazamiento de incremento/decremento automático '%ld' está fuera de rango.Se requiere un registro auxiliar AR0--AR7 para indirectoMUL INCORRECTOinmediato BALIGN no es 0, 1, 2 o 3 (%lu)BFD está fuera de sincronización con GAS, tipo de sección conocido no manejado `%s'Opciones BPF:
  -EL                         genera código para una máquina «little endian»
  -EB                         genera código para una máquina «big endian»
  -mdialect=DIALECTO          indica dialecto de ensamblador (normal, pseudoc)
  -misa-spec                  indica la espec. BPF ISA (v1, v2, v3, v4, xbpf)
  -mxbpf                      alias de -misa-spec=xbpf
BSPEC ya está activo.  No se admite el anidamiento.BSPEC sin un ESPEC.Longitud BSS (%d) < 0 se descarta¡Longitud de BSS (%d.) <0! Se descarta.expresión BYTE no un número puroexpresión BYTE no en el rango 0..255Directiva .fmask incorrectaParámetro 1./2. de directiva .frame incorrectoParámetro 3./4. de directiva .frame incorrectoDirectiva .mask incorrectaVersión de COFF incorrecta «%s»Versión de CPU incorrecta '%s'Registro RA (%d) incorrecto para .frameRegistro base incorrecto; se usa $%d.Llamada incorrecta a MD_ATOF()Llamada incorrecta a MD_NTOF()Llamada incorrecta a md_atof ()Llamada incorrecta a md_atof () - no se admiten los formatos de coma flotanteLlamada incorrecta a md_atof()cfg incorrecta de ginsn de la función «%s»Construcción de direccionamiento directo %s incorrectaDesplazamiento %d incorrecto (se requiere 0--255)
Expresión incorrecta: @%s + %s.Tabla de códigos operacionales incorrecta, ensamblador descompuesto.Opción-de-tabla-de-códigos-de-operación incorrecta, revise en el fichero ns32k-opcode.hOperando incorrectoOperando incorrecto para una instrucción load <%s>Operando incorrecto para una instrucción store <%s>Operando incorrecto para desplazamiento constanteValor de operando incorrecto: %sLista de parámetros incorrecta para la macro «%s»Nombre de registro incorrectoNombre de registro incorrecto %sRango de registro incorrectoTipo de corrección de reubicación inválido (%d)Tipo de reubicación incorrecto: 0x%02xSegmento incorrecto (debe ser absoluto).Segmento incorrecto dentro de expresión.Número de secuencia incorrecto: !%s!%sDirección de desplazamiento incorrectaModo de desplazamiento incorrectoTamaño incorrectoSufijo incorrecto tras ':' utilice {b|w|d} Se cambia por defecto a dSufijo incorrecto, se cambia por defecto a dExpresión de dirección mal formadaLos registros en bancos no están disponibles para esta arquitectura.El «bignum» (número grande) es demasiado grandeNo se permite un «bignum» (número grande) en un literal short. Se asume el modo inmediato.«Bignum» (número grande) demasiado grande para el formato %c; se trunca«Bignum» (número grande) demasiado grande para longCampo de bits fuera de rangoAmbos argumentos deben ser símbolos de sustituciónTanto the_insn.HI como the_insn.LO están activados: %sCorchetes en campo de operando incorrectosBifurcación a dirección sin alinearEnsamblador descompuesto.  No se intentó ensamblar.Código de operación defectuoso: «%s» «%s»
C-SKY ABI v1 (ck510/ck610) no dispone de -mbranch-stubopciones de ensamblador C-SKY:
se esperaba C0 - C15se esperaba C0 - C7Opciones de línea de mandatos específicas de C54x:
se esperaba C8 - C9el coprocesador CDE tiene que estar en el rango 0-7instrucción CFI utilizada sin .cfi_startproc previoCFI no admitido en este objetivorestauración de estado de CFI sin grabación previael objetivo no admite el modo de CPULa versión de CPU ya se ha establecidoCPU11: PC es destino de instrucción que altera SRCPU12: CMP/BIT con destino de PC descarta la siguiente instrucciónCPU13: SR es destino de instrucción que altera SRCPU19: la configuración de instrucción CPUOFF debe ir seguida de NOPCPU8: puntero de pila accedido con un desplazamiento imparOpciones específicas de CRIS:
símbolo C_EFCN para %s fuera de ámbitoSe llama a gen_cond_branch_32 para .arch common_v10_v32
No se puede hacer reubicación %2$s de %1$d bytesNo se puede hacer la reubicación pic relativa a pc de %d bytesNo se puede hacer la reubicación relativa a pc de %d bytesNo se puede hacer la reubicación relativa a pc de %d byte(s) para el tipo de almacenamiento %dNo se puede hacer la reubicación pic de %d bytesNo se puede hacer la reubicación de %d bytesNo se puede hacer la reubicación de %d byte(s) para el tipo de almacenamiento %dNo se puede encontrar coincidencia en indicio de relajación.  Línea: %dNo se puede representar la reubicación %s en este formato de fichero objetoNo se puede establecer dlx_skip_hi16_flagNo se puede agregar el bit de parada para marcar el fin del grupo de instruccionesNo se pueden modificar los espacios dentro de una definición de procedimiento. Se descartaNo se pueden modificar subespacios dentro de una definición de procedimiento. Se descartaNo se puede lidiar con la expresión; se cambia por defecto a %ldNo se puede hacer un literal short de un número de coma flotante: se usa el modo inmediato.No se puede encontrar el código de operación que coincida con los operandosNo se puede manejar O_big en s390_exp_compareNo se puede redirigir la salida de error estándar al fichero «%s»No se puede relajar la diferenciaNo se puede reubicar la expresiónNo se puede establecer el valor GPNo se pueden establecer las máscaras de registroNo se pueden usar bifurcaciones long en esta arquitecturaNo se puede obtener el tamaño de operando.
No se puede asignar un descriptor de desenredo
No se puede ensamblar la instrucciónNo se puede convertir «%s» en modo de 16 bits.No se puede convertir «%s» con `-momit-lock-prefix=yes' en efectoNo se puede definir el símbolo de exportación: %s
No se puede definir el símbolo estático: %s
No se puede expresar la reubicación %s%d%sNo se puede encontrar el tipo de reubicación para el símbolo %s, código %dNo se puede generar el tipo de reubicación para el símbolo %s, código %sNo se puede manejar la correcciónNo se puede hacer la reubicación relativa a PC %sNo se puede representar la reubicación %s en el fichero objetoNo se puede representar el exponente en %d bitsNo se puede representar el tipo de reubicación %sNo se puede utilizar POPM para restaurar el registro SRNo se puede usar el registro especial con esta instrucciónValor de case %ld inesperado en la línea %d del fichero «%s»
No se admite mmodificar la versión de CPU al vueloNo se admite el cambio al vuelo de la generación de procesador...Se ha escogido el valor GP de %lx
Falta el corchete de cierreSe esperaban una coma y un símbolo para '.asg CADENA, SÍMBOLO'Se esperaban una coma y un símbolo para '.eval EXPR, SÍMBOLO'Se esperaba una comaSe esperaba una coma
Se esperaba una coma tras nombre de secciónel Valor de línea de órdenes invalida la directiva «.cpu»Alineación común negativa; se asume 0El alineamiento común no es una potencia de 2No se admite expresión complejaEl operando de objetivo LAPC complicado no es múltiplo de dos.  Utilice LAPC.DLa condición «%s» no coincide con el grupo precedenteLa condición «%s» utiliza un acumulador diferente al de una condición precedenteLa condición <%c%c> en la directiva de control estructurada no se puede codificar correctamenteExpresión constante %d fuera de rango, [%d, %d].Conversión de un BSR relativo a PC a un JSR absolutoConversión de una bifurcación relativa a PC a un salto absolutoConversión de una bifurcación condicional relativa a PC a un salto absolutoConversión de un desplazamiento relativo a PC a absolutoCopyright (C) 2025 Free Software Foundation, Inc.
No se ha podido establecer la arquitectura y la máquinaNo se pueden establecer la arquitectura y la máquina.No se han podido generar códigos de operación de instrucciones de extensiónCrear secciones con .xdataN/.xrealN/.xstringZ es obsoleto.La sección actual no está inicializada, se requiere el nombre de sección para .clinkel registro D fuera de rango para la versión VFP seleccionadaOpciones D10V:
-O                      Optimiza.  Hará algunas operaciones en paralelo.
--gstabs-packing        Empaqueta juntas las instrucciones cortas adyacentes
                        incluso cuando se especifica --gstabs.  Activado
                        por defecto.
--no-gstabs-packing     Si se especifica --gstabs, no empaqueta juntas
                        las instrucciones adjacentes.
puntero de RAM DSP en unidad incorrectaExtensión DSPUso simultáneo peligroso de `f%d' y `f%d'No se admite el objetivo por defecto «%s».Las bifurcaciones postergadas no están disponibles en SH1Opciones de S390 obsoletas:
  -Aesa                   ensambla para el procesador IBM S/390 G5 (g5/arch3)
  -Aesame                 ensambla para el procesador IBM zSeries 900 (z900/arch5)
Sintaxis obsoleta.El acumulador de destino para cada parte de esta instrucción paralela debe ser diferenteEl registro destino debe ser ARnEl registro destino debe ser R0 o R1El registro destino debe ser R2 o R3Los registros de destino no pueden ser el mismoSe han encontrado argumentos diferentes de .vec_size, anterior %d, actual %dEl valor directo de %ld no es adecuadoDirectiva no válida dentro de una agrupación¡Se descarta la longitud de desplazamiento %s!Desplazamiento demasiado grande para :dEl valor de desplazamiento de %ld es demasiado grandeSoporte para instrucciones de dividirNo se sabe comó averiguar la anchura de %c en md_assemble()No se sabe cómo manejar este campo. %sSe desconoce cómo reubicar operandos planos de tipo %sLas instrucciones de producto escalar no pueden ser condicionalesr;  el comportamiento es IMPREDECIBLECondicional %s duplicadoSigno igual (=) duplicado en la instrucciónSe descarta el registro de predicado duplicadono se admiten constantes EBCDICLa depuración ECOFF está desactivada.Opciones de ELF:
-k -pic			activa el modo PIC
-Q[y|n]			se descarta
ENDLOOP sin un LOOP correspondienteOpciones de la línea de mandatos específicas de EPIPHANY:
ESPEC sin un BSPEC precedenteArgumento vacío para .endpArgumento vacío de .procEl contador%lu del epílogo excede el número de prólogos anidados (%u)Los registros de destino paralelos son iguales, un resultado se descartaráError %s en %s
Error en el argumento %d.  Se esperaba:  «%s»Error en la expresiónError en el manejo de la reubicaciónError en la sintaxis de la sentenciaError al establecer los marcadores para «%s»: %sError: Se requiere un número par. Se redondea a %dNo se permite aquí un registro parEjecutar %s en IU en serie inversa podría no funcionarEjecutar %s en IU podría no funcionarEjecutar %s en IU podría no funcionar en ejecución paralelaEjecutar %s en serie inversa con %s podría no funcionarSe esperaba '('Se esperaba ')'Se esperaba ':'Se esperaba '['Se esperaba ']'Se esperaba una coma tras la longitud comúnSe esperaba una coma tras el nombreSe esperaba una coma tras nombre «%s»Se esperaba una coma tras el nombre del símboloSe esperaba coma tras nombre del símbolo: se descarta el resto de la línea.Se esperaba una expresión inmediataSe esperaba una cadena entrecomilladaSe esperaba un registro, se obtuvo «%s».Se esperaba el separador `='Se esperaba un número simple.Esperando «%c»Se espera un valor constanteSe espera un nombre de registroSe espera un registro.Se espera una constante de carácter como argumentoSe esperaba una coma después del nombre de erratas de CPU, no: %sSe espera un operando tras ','Se esperaba un operando tras ','; no se obtuvo nadaSe esperaba un operando antes de ','; no se obtuvo nadaSe espera el registro D para el modo indexado indirecto.Se espera un segundo argumentoSe descartan las paradas explícitas en modo automáticoError de expresión para el modificador de operando %%hi/%%lo
Expresión interna %%%s no pudo ser interpretadaExpresión fuera de rango; utilizando 0No se admite el direccionamiento extendido en la CPU especificadaExtra )Basura extra en la llamada a función, se esperaba ')'Basura extra en la líneaFATAL: Adjuntando el encabezado de compilador %sNo se admite FIRST como argumento de .SUBSPACEbifurcación FP en ranura de retardobifurcación FP precedida por comparación FP; se insertó NOPExtensión FPU DPExtensión FPU SPInstrucciones FPU fused-multiply-addEl parámetro FRAME debe ser un múltiplo de 8: %d
Opciones de línea de mandatos específicas de FRV:
Opciones FT32:
No se ha podido crear la sección de propiedades `%s'
Fallo al encontrar un modo válido para «%s».No se ha podido encontrar el inicio real de la función: %sError fatal: El campo no está alineado adecuadamente [%d] (%d).Campo fuera de rango [%d..%d] (%d).El fichero «%s» no está en el formato de archivo de macrosPrimer «token» no válido: «%s»El primer código de operación es long.  No se pueden mezclar las instrucciones como se especificó.El primer operando de .%s debe ser un predicadoEl primer operando de .%s no es un registroEl primer operando de .%s no es un registro válidoEl primer operando de .altrp no es un registro de bifurcación válidoEl primer operando de .fframe debe ser una constanteEl primer operando de .prologue debe ser una constante positiva de 4 bitsEl primer operando de .restore debe ser un puntero de pila (sp)El primer operando de .save no debe ser un registroEl primer operando de .save no es un registro válidoEl primer operando de .save.b debe ser una constante positiva de 5 bitsEl primer operando de .save.g debe ser una constante positiva de 4 bitsEl primer operando de .save.gf debe ser una constante de 4 bits no negativaEl primer operando de .unwabi debe ser una constanteEl primer operando de .vframe debe ser un registro generalCorrige la dependencia de datos: %s %s -- %s %s (¡inserta %d nop!/%d)Corrige la dependencia de datos: %s %s -- %s %s (inserta 1 pflush/%d)AC de coma flotante no legal como operando enteroEl número de coma flotante no es válido en la expresiónRegistro de coma flotante en la lista de registrosSe fuerza literal short a modo inmediato. now_seg=%s to_seg=%sSe fuerza desplazamiento de byteSe encontró '{' tras cambio explícito al modo automáticoSe encontró '{' cuando ya se estaba agrupando.Se encontró '{' cuando la agrupación manual ya está activadaSe encontró '}' cuando la agrupación manual está desactivadaSe encontró '}' cuando no se está agrupando.Se encontró un uso de nombre de registro %s no es canónico; use %s en su lugar.Opciones del coprocesador Freescale XGATE:
  -mshort                 emplea ABI int de 16 bits (por defecto)
  -mlong                  emplea ABI int de 32 bits
  -mshort-double          emplea ABI double de 32 bits
  -mlong-double           emplea ABI double de 64 bits (por defecto)
  --mxgate                especifica la variante del procesador [predet. %s]
  --print-insn-syntax     escribe la sintaxis de la instrucción en caso de error
  --print-opcodes         escribe la lista de instrucciones con sintaxis
  --generate-example      genera un ejemplo de cada instrucciónLa función espera dos argumentosEl modo de autodetección de GAS y -march=all está obsoleto para MVE; debe utilizar una opción -arch o -mcpu válida.proceso GINSN para la función anterior no realizadoGINSN: se ha encontrado código inalcanzable en la función «%s»Ensamblador GNU %s
versión de ensamblador GNU %s (%s) utilizando versión de BFD %s
GOT ya está en la tabla de símbolosGOT ya está en la tabla de símbolosexpresión incorrecta GOT con %s.el tamaño del prólogo GP excede el tamaño del campo; se utiliza 0 en su lugarBasura al final de la instrucciónBasura al final de la instrucción: «%s».Fallo de gas, tipo de reubicación #%i
Fallo de gas, tipo de reubicación %s
Fallo de gas, valor de reubicación %d
El registro general no es legal como operando de coma flotanteSección de grupo «%s» no tiene firma de grupoLos registros HI/LO se deben especificar juntosLos registros HI/LO se deben especificar sin registros adicionalesLa capacidad del hardware «%s» no se activó para «%s».Registro-Superior ADD, MOV, CMP utilizando pcRegistro-Superior ADD, MOV, CMP, BX, BLX utilizando pcNo necesito ni utilizo el fichero temp. «%s».¡No utilizo un fichero entre pasos! Se descarta -VOpciones de IA-64:
  --mconstant-gp	  marca el fichero de salida como que usa el modelo
			  GP-constante (establece la opción EF_IA_64_CONS_GP
			  del encabezado ELF)
  --mauto-pic		  marca el fichero de salida como que usa el modelo
			  GP-constante sin los descriptores de función
			  (establece la opción EF_IA_64_NOFUNCDESC_CONS_GP
			  del encabezado ELF)
  -milp32|-milp64|-mlp64|-mp64	selecciona el modelo de datos
                              	(-mlp64 por defecto)
  -mle | -mbe		  selecciona el orden de bytes «little» o «big endian»
             		  (-mle por defecto)
  -mtune=[itanium1|itanium2]
			  optimiza para un CPU específico
			  (por defecto -mtune=itanium2)
  -munwind-check=[warning|error]
			  revisión de directiva de desenredo
			  (-munwind-check=warning por defecto)
  -mhint.b=[ok|warning|error]
			  revisión de hint.b (-mhint.b=error por defecto)
  -x | -xexplicit	  activa la revisión de violaciones de dependencias
                 	  (por defecto)
Opciones de la línea de mandatos específicas de IP2K:
Los bloques IT que contienen instrucciones Thumb de 16 bits de la siguiente clase están obsoletos por rendimiento en ARMv8-A y ARMv8-R: %sLos bloques IT que contienen instrucciones Thumb de 32 bits están obsoletos por rendimiento en ARMv8-A y ARMv8-RLos bloques IT que contienen más de una instrucción condicional están obsoletos por rendimiento en ARMv8-A y ARMv8-RIT dentro del rango del bloque IT anteriorUna instrucción IU no puede estar en el contenedor izquierdoSe descarta el intento de redefinir el símboloSe descarta el intento de redefinir el símbolo %sSe descarta el intento de redefinir el símbolo «%s».Se descarta el intento de extenderse más allá del final de la regiónSe descartan los atributos sección cambiados para %sSe descarta la sentencia debido a «%s»Registro de procesador de 32 bits ilegal («%s») en la instrucción: «%s»Registro AR ilegal en la referencia indirectaEscala ilegal - '%d'Parámetro `cinv' ilegal: «%c»Operando `mask16' ilegal, la operación está indefinida - «%s»Registro del coprocesador ilegal en la instrucción `%s'Registro especial del coprocesador ilegal en la instrucción «%s»Combinación ilegal de funciones de reubicaciónInstrucción emulada ilegalPareja de registros de índice ilegal («%s») en la instrucción: «%s»Instrucción ilegal o código de operación sin implementar.Operando ilegal (arg %d)Separador ilegal de operando `%c'Operando ilegal.Operandos ilegalesOperandos ilegales (espacios en blanco): «%s»Operandos ilegales%sOperandos ilegales: %%%s solo se pueden usar con la llamada __tls_get_addrOperandos ilegales: %%%s no se pueden usar junto con otras reubicaciones en la insn ()Operandos ilegales: %%%s requiere argumentos en ()Operandos ilegales: %%r_%s%d requiere argumentos en ()Operandos ilegales: %%r_plt en campo de datos de %d bytesOperandos ilegales: %%r_tls_dtpoff en campo de datos de %d bytesOperandos ilegales: No se puede añadir una expresión no constante a %%%s()Operandos ilegales: No se puede hacer aritmética que involucre a %%%s() de un símbolo reubicableOperandos ilegales: No se puede hacer aritmética aparte de + y - que involucre %%%s()Operandos ilegales: solo se permite %%r_%s%d en campos de datos de %d bytesOperandos ilegales: hay basura tras %%r_%s%d()Registro de procesador ilegal («%s») en la instrucción: «%s»Registro ilegal («%s») en instrucción: «%s»Registro ilegal («%s») en instrucción: «%s»Registro ilegal «%s» en la instrucción «%s»Registro ilegal «%s» en la lista de registros del coprocesadorRegistro ilegal «%s» en la lista de registros especiales del coprocesadorRegistro ilegal «%s» en la instrucción «%s»Registro ilegal «%s» en la lista de registrosRegistro ilegal «%s» en la lista de registros de usuarioPareja de registros ilegal («%s») en la instrucción: «%s»Pareja de registros ilegal «%s» en la instrucción «%s»Nombre de sección «%s» ilegal (causa una colisión con el nombre de sección de desenredo)Tipo de operando ilegal (arg %d)El operando inmediato %ld es inapropiado para el tamaño de la instrucciónNo se permite un operando inmediato para el operando %d.Desbordamiento de inmediato.
formato: %c%c%s
arg: %sEl valor inmediato %ld está fuera de rango para la instrucción %sEl valor inmediato %ld es demasiado grandeValor inmediato para mbar > 32. utilizando <valor %% 32>El valor inmediato no está en el rango de 16 bits: %ldEl valor inmediato no está en el rango de 16 bits con signo: %ldEl valor inmediato no está en el rango de 16 bits sin signo: %ldEl valor inmediato no está en el rango de 4 bits sin signo: %ldEl valor inmediato no está en el rango de 5 bits sin signo: %ldEl valor inmediato no está en el rango de 6 bits: %ldEl valor inmediato no está en el rango de 6 bits sin signo: %ldEl valor inmediato no está en el rango de 8 bits: %ldEl valor inmediato no está en el rango de 8 bits con signo: %ldEl valor inmediato no está en el rango de 8 bits sin signo: %ldEl valor inmediato de %ld es demasiado grandeEl valor inmediato de %ld es demasiado grande para ldfLos inmediatos %d y %d tendrán un comportamiento no definido.Cantidad de desplazamiento LDP impropia (%lu)Cantidad de desplazamiento LWP impropia (%lu)Cantidad de desplazamiento SDP impropia (%lu)Cantidad de desplazamiento SWP impropia (%lu)Inmediato bs impropio (%lu)Cantidad de indicio impropia (%lu)Cantidad de inmediato impropia (%lu)Inmediato rnum impropio (%lu)Utilización impropia de OP1_IMM_IMPLIEDUtilización impropia de OP1_MUST_BE_IMMPrimer y segundo operandos incompatibles en la instrucciónValor de fr_opcode incorrecto en frag.  Error interno.....Número incorrecto de operandosSe ha dado un número incorrecto de operandosSintaxis incorrecta, %s.El valor de incremento/decremento está fuera de rango: `%ld'.El índice solo se puede aplicar a registros rotantes o indirectosEl índice debe ser un registro generalEl índice uno tiene que ser [2,3] y el índice dos tiene que ser dos menos que el índice uno.Índice fuera del rango 0..%uSe requiere un registro índice IR0,IR1 para el desplazamientoNo se permite el modo indexado indirecto para movb/movw.El direccionamiento indexado indirecto no es válido para 68HC11.El índice de registros indirectos debe ser un registro generalSe encontró un ciclo infinito al intentar computar las direcciones de los símbolos en la sección %sNo se admiten infinitos en este objetivoInfo: El .body inicial debe preceder a cualquier instrucciónEl .prologue inicial debe preceder a cualquier instrucciónInsn %s tiene una instrucción de salto/bifurcación %s en su ranura de retardo.Insn %s tiene una instrucción %s con limm en su ranura de retardo.Ranura insn no establecida en registro de desenredo.No se permite la instrucción %s en una ranura de retardo.Instrucción %s no admitida dentro de la línea base.La instrucción «%s» requiere una versión de cpu LPLa instrucción «%s» requiere el modo de direccionamiento farNo se reconoce la instrucción «%s».La instrucción no cabe en las ranuras de retardo disponibles (insn de %d palabras, queda %d ranura)La instrucción no cabe en las ranuras de retardo disponibles (insn de %d palabras, quedan %d ranuras)La instrucción no cabe en las ranuras de retardo disponibles (insn de %d palabras, queda %d ranura). El comportamiento resultante no está definido.La instrucción no cabe en las ranuras de retardo disponibles (insn de %d palabras, quedan %d ranuras). El comportamiento resultante no está definido.La instrucción no admite las direcciones =NForma de la instrucción no disponible en esta arquitectura.Formatos de la instrucción para «%s»:La instrucción en el contenedor R es aplastada por la instrucción de control de flujo en el contenedor L.La instrucción se debe ejecutar en paraleloLa instrucción se debe ejecutar en paralelo con otra instrucción.La instrucción no se admite en esta arquitecturaLa instrucción no se admite en esta arquitecturaLa instrucción usa una versión long, así que no se puede mezclar como se especificóLas instrucciones no usan tuberías de ejecución paralela.Las instrucciones no se pueden ejecutar en paraleloLas instrucciones comparten la misma tubería de ejecuciónLas instrucciones que utilizan modificadores de desplazamiento long o direcciones absolutas no se pueden repetir. El comportamiento resultante no está definido.Las instrucciones que causan discontinuidad en el PC no se permiten en una ranura de retardo. El comportamiento resultante no está definido.Intel MCU no admite arquitectura «%s»La MCU de Intel solo es ELF de 32 bitsIntel MCU es solo 32 bitsError Interno: No se puede encontrar %s en la tabla de «hash»Error interno. Intente utilizar 0(r%d) en lugar de @r%dError de consistencia interno.  revise ns32k-opcode.hError interno (%s).
Error interno en %s:%d.
Se encontró un error interno en md_convert_frag: desplazamiento %ld.  Por favor, informe de ello.Error interno en %s en %s:%d.
Error interno: ¡.relax_hint KEY no es un número!Error interno: rango erróneo. %sError interno: Error en indicio de relajación (%s). %s: %s (%x)Error interno: No se puede encontrar el espacio contenedor para %s.Error interno: Tipo desconocido de corrección: %d (`%s')Error interno: no se puede encontrar el código de operación «%s» para «%s»
Error interno: no se sabe como forzar a %s al fin del grupo de instruccionesError interno: se pierde el código de operación: «%s» «%s»
Error interno: no se admite relajación ahoraError interno de lógica en iif.iifP[].tipoError interno de lógica en iif.iifP[n].tipoError lógico interno.  Línea %d, fichero «%s»Error lógico interno. línea %d, fichero «%s»Opción no valida de --compress-debug-sections: «%s»Opción no válida de --elf-stt-common=: «%s»Opción no válida de --gdwarf-cie-version «%s»Opción no valida de --generate-missing-build-notes: «%s»Opción no válida de --scfi= : «%s»; se sugiere esta opción: xperimentalOpción no válida de --size-check=: «%s»Argumento de .CALL inválido: %sArgumento de .CALLINFO inválido: %sArgumento de .SPACE inválidoArgumento de .SUBSPACE inválidoFormato .insn inválido
Condición de Adición Inválida: %sCondición de Adición y Bifurcación InválidaCondición de Bifurcación en Bit Inválida: %cIdentificador COPR inválidoCPU especificada no válida: %sValor de operando de CST4 inválido (arg %d)Condición de Comparación y Bifurcación InválidaCondición de Comparación/Sustracción InválidaCondición de Comparación/Sustracción Inválida: %sValor del operando de DISPU4 inválido (arg %d)EXTENSION especificada no válida: %sCondición de Comparación de FP Inválida: %sFormato de Operando FP Inválido: %3sCompletador FTEST inválido: %sFormato de Operando de Coma Flotante Inválido.Sintaxis de Completador de Carga Indexado Inválida.Completador de Carga Indexado Inválido.Condición de Instrucción Lógica Inválida.Nulificación Inválida: (%c)Expresión PIC no válida.Identificador SFU inválidoCondición Desplazar/Extraer/Depositar Inválida.Completador Short de Load/Store Inválido.Completador Corto de Almacenaje de Bytes InválidoCondición de Instrucción Unit Inválida.Registro acumulador inválido.Argumento inválido %d para .prologue.Descripción de argumento no válida: %dUbicación de argumento no válida: %s
Argumento inválido para la opción --isa: %sArgumento inválido para la opción --mach: %sRegistro auxiliar inválido (utilice AR0-AR7)Carácter inválido %s antes de operando %sCarácter inválido %s en operando %sCarácter inválido %s en el código de operaciónCombinación no válida de instrucciones para el grupo.Arquitectura por defecto no válida, ensamblador descompuesto.Registro destino inválido para esta instrucción; utilice 'tfr'.Registro destino inválido.Directiva no válidaDesplazamiento inválido en la referencia indirectaSintaxis de dmad no válida «%s»Uso duplicado inválido de `%c%d'Expresión no válida después de # número
Expresión no válida después de %%%%
Expresión no válida.Selector de campo inválido.  Asumiendo F%%.Tamaño de campo inválido, debe ser de 1 a 32Número de coma flotante inválidoOperando de escritura inmediato inválido.Modo indexado indirecto inválido.Registro indexado inválido; se espera el registro X.Registro indexado inválido; se espera el registro Y.Registro indexado inválido.Modo de direccionamiento indirecto inválidoDesplazamiento de modo de direccionamiento indirecto %d inválidoInstrucción %s no válidaInstrucción no válida: «%s»Etiqueta no válida «%s»Completador de combinación derecha/izquierda inválidoLongitud no válida (utilice 0 a %d)Mnemónico inválido «%s»Modo inválido: %s
Número inválidoValor de desplazamiento no válido para %sCódigo de operación/operandos inválidosOperando(s) inválido(s) para la instrucción paralela «%s»Operando inválido (utilice 1, 2 ó 3)Operando inválido para «%s»Operando no válido para desplazamiento de registroOperando inválido: valor inmediato empleado como dirección.Operando inválido: valor inmediato empleado como dirección base.Operandos inválidosOperandos inválidos %sOperandos inválidos para %sOperación no válida en símboloOperador inválido para el operando.Modo de direccionamiento inválido o ilegal combinado con índice-escaladoReubicación relativa a pc no válidaCompletador de permutación inválidoTipo de registro inválido para el formato P3.Tipo de registro inválido para el formato B1Tipo de registro inválido para el formato P6Tipo de registro inválido para el formato X1Tipo de registro inválido para el formato X3Registro inválido para la instrucción dbcc/tbcc.Registro inválido para post/pre incremento.Registro inválido para operación de postdecrementoRegistro inválido para operación de predecrementoRegistro inválido para operación de preincrementoRegistro inválido para fmpyadd ó fmpysub de precisión simpleRegistro inválido en lista de registrosLista de registros no válida para ldm/stm
Número de registro no válido en '%.6s'Especificación de registro no válida.Registro inválido.Registro inválido: 'r%d'Registro inválido: r0 y r15 ilegalesModo escalado-indexado inválido, utilice (b,w,d,q)Uso simultáneo inválido de `f%d' y `f%d'Registro fuente inválido para esta instrucción; utilice 'tfr'.Registro fuente inválido.Registro de estado «%s» no válidoSubíndice inválido (utilice de 1 a %d)Sufijo inválido para la entrada de conjunto de literalesSintaxis no válida en el modo de direccionamiento ExternoSintaxis no válida en el modo de direccionamiento Relativo a MemoriaSintaxis no válida en el modo de direccionamiento relativo al PCUso inválido de `%c%d' como operando de salidaUso inválido de `r%d' como operando de direccionamiento de actualización baseUso inválido del operador de paralelizador.Valor de ancuhar no válido para %sJALX a un símbolo dentro del mismo modo ISAInstrucción de Salto/Bifurcación detectada al final de la etiqueta ZOL @%sBasura tras '}': «%s»Basura al final de la línea, %s.Instrucción del núcleo detectada al final de la etiqueta ZOL @%sNombres de MCU conocidos:Opciones LARCH:
La instrucción LDP requiere un operando de 24 bitsno se admite expresión LOC volviendo hacia atrásLOC a sección desconocida o indeterminable en primera pasadaLR y PC no deberían estar ambos en la lista de registrosEtiqueta «$%d» redefinidaLa etiqueta «%s» coincide con un nombre de registro de CPULa etiqueta debe estar al inicio de un grupoSe requiere una etiqueta para .tagNo se permite el signo más inicial en el modo coreLa longitud de .comm «%s» ya es %ld. No se cambia a %d.La longitud de .comm «%s» ya es %ld. No se cambia a %ld.La longitud de .lcomm «%s» ya es %ld. No se cambió a %ld.La longitud de .scomm «%s» ya es %ld. No se cambió a %ld.Se descarta la especificación de longitud. Se usa el modo de direccionamiento 9FLínea %d: tipo de reubicación desconocido: 0x%x.Los números de línea deben ser enteros positivos
Cargas literalesLas instrucciones largas no se pueden combinar.Se truncaron los bits de orden inferior en operando de coma flotante inmediatocódigo de operación específico de M340 utilizado al ensamblar para M210Opciones específicas de MCORE:
  -{no-}jsri2bsr	  {des}activa la transformación de jsri a bsr (def: des)
  -{no-}sifilter	  {des}activa el comportamiento del filtro de silicio (def: des)
  -cpu=[210|340]          selecciona el tipo de CPU
  -EB                     ensambla para un sistema «big endian» (predet.)
  -EL                     ensambla para un sistema «little endian»
La opción MCU requiere nombre
el valor de MDRD debe estar entre 1 y 8Llamada PIC MIPS a un registro diferente de $25Opciones MIPS:
-EB			genera salida «big endian»
-EL			genera salida «little endian»
-g, -g2			no borra NOPs innecesarios o bifurcaciones swap
-G NUM			permite la referencia a objetos hasta NUM bytes
			implícitamente con el registro gp [por defecto 8]
Opciones MN10200:
ninguna aún
Opciones de ensamblador para MN10300:
ninguna aún
pseudo-operador ORG de estilo MRI no admitidoOpciones de MSP430:
  -mmcu=<nombre-msp430>   - selecciona el tipo de microcontrolador
  -mcpu={430|430x|430xv2} - selecciona la arquitectura del microcontrolador
Opciones de la línea de mandatos específicas de MT:
Una instrucción MU no puede estar en el contenedor derechoSe esperaba un registro vectorial MVE o ARMse esperaba un registro vectorial MVE Q[0..7]se esperaba un registro vectorial MVEse esperaba un registro vectorial MVE en el rango [Q0..Q7]La macro «%s» ya está definidaMacros anidadas con demasiada profundidadSe pueden poner %d bits como máximo en el operando `mask16'Opciones de línea de mandatos específicas para MeP:
  -EB                     ensambla para un sistema «big endian»
  -EL                     ensambla para un sistema «little endian» (por defecto)
  -mconfig=<nombre>       especifica una configuración de chip a usar
  -maverage -mno-average -mmult -mno-mult -mdiv -mno-div
  -mbitops -mno-bitops -mleadz -mno-leadz -mabsdiff -mno-absdiff
  -mminmax -mno-minmax -mclip -mno-clip -msatur -mno-satur -mcop32
                          activa/desactiva los códigos de operación dados

  Si se da -mconfig, las otras opciones -m lo modifican.  De otra manera,
  si no se dan opciones -m, todos los códigos de operación core se activan;
  si se da alguna opción -m activadora, solo ésas se activan;
  si solo se da alguna opción -m desactivadora, solo ésas se desactivan.
El registro mapeado en memoria «%s» está fuera de rangoInstrucciones de 16 bits misceláneas.entry mal ubicado. Se descarta.Falta '(' tras la función de símbolo de sustituciónFalta ')'Falta ')' en la expresión de símbolo de sustitución subindexadaFalta ','Falta '}' al final del ficheroFalta '}': «%s»Falta )Falta ) en ra(rb)Falta .EXIT para un .ENTRYFalta .callinfoFalta .callinfo para este procedimientoFalta .callinfo.Falta .endp tras .proc previoFalta .exit
Falta .label_state %ldFalta .procend
Falta Condición de Bifurcación en BitFalta `]' para cerrar el modo indexado indirecto.Falta `]' para cerrar operando indirecto de registro.Faltan los argumentos para el código de operación <%s>.Falta el terminador de sustitución forzada ':'Falta el nombre de función para .PROCFalta el nombre de función para .PROC (cadena de etiquetas corrupta)Falta el nombre de etiqueta en .LABELFalta el nombre de la macrofaltan los corchetes correspondientes: «%s»Falta operandoFalta operando.Falta el calificador de parámetro para «%s» en la macro «%s»Falta el tipo de relación del predicadoFalta el segundo registro para el modo indexado indirecto.Faltan el segundo registro o el desplazamiento para el modo indexado indirecto.Falta el argumento del tamañoFalta el nombre de símbolo en la directivaFalta el valor para el parámetro requerido «%s» de la macro «%s»No se admite la mezcla de direccionamiento normal y extendidoSintaxis de registro mexclada, con y sin '$'.Se encontró más de un registro AR en la referencia indirectaSe encontró más de un desplazamiento en la referencia indirectaMás de un operador de reubicación por insnOpciones del Motorola 68HC11/68HC12/68HCS12:
  -m68hc11 | -m68hc12 |
  -m68hcs12 | -mm9s12x |
  -mm9s12xg               especifica el procesador [por defecto %s]
  -mshort                 usa la ABI int de 16 bits (por defecto)
  -mlong                  usa la ABI int de 32 bits
  -mshort-double          usa la ABI double de 32 bits
  -mlong-double           usa la ABI double de 64 bits (por defecto)
  --force-long-branches   siempre convierte las bifurcaciones relativas en
                          absolutas
  -S,--short-branches     no convierte las bifurcaciones relativas en
                          absolutas cuando el desplazamiento está fuera de rango
  --strict-direct-mode    no convierte el modo directo en modo extendido
                          cuando la instrucción no admite modo directo
  --print-insn-syntax     imprime la sintaxis de la instrucción en caso de
                          error
  --print-opcodes         imprime la lista de instrucciones con sintaxis
  --xgate-ramoffset       desplaza 0xc000 las direcciones de ram
  --generate-example      genera un ejemplo de cada instrucción
                          (se utiliza para pruebas)
Se han encontrado varias directivas .cpu¡No se admite todavía más de un patrón BFD_RELOC_NDS32_PTR_RESOLVED!Soporte para instrucciones de multiplicarDebe estar en un espacio antes de modificar o declarar subespacios.
ND y difusión no pueden utilizarse a la vezNOTA: esas formas están obsoletas y serán rechazadas por futuras versiones del ensambladorOpciones de NS32K:
-m32032 | -m32532	selecciona la variante de la arquitectura NS32K
--disp-size-default=<1|2|4>
No se admiten variantes de NaNs en este objetivoNo se admiten NaNs en este objetivoNombre # Modos  Min ops  Max ops  Masc. modos # Usado
Nan, se usa cero.Necesita Nº1 o Nº2 aquíse esperaba un registro de precisión doble o cuádruple Neonse esperaba un registro de precisión cuádruple Neonse esperaba un registro de precisión sencilla o doble NeonProcedimientos anidadosNo se ha encontrado ningún !literal!%ldNo se ha encontrado ningún !tlsgd!%ldNo se ha encontrado ningún !tlsldm!%ldNo hay .ENTRY para este .EXITNo se permite adenda en la reubicación @fptr()No hay una coma tras .pdesc <nombredeentrada>No se compiló el soporte para el formato de fichero objeto de %d bitsSin marco actualNo se encontró ninguna instrucciónNo hay instrucción o falta el código de operación.No se ha encontrado ningún !gpdisp!%ld ldaNo se ha encontrado ningún !gpdisp!%ld ldahNo hay operadorNo hay operando de reubicaciónNo existe esa entrada en la lista. (registros cpu/mmu)No existe ese código de operaciónNo hay un símbolo tras .code_addressNo hay un símbolo tras .linkageOperando de reubicación de etiqueta no válidoSímbolo no absoluto: «%s».No se permiten símbolos no constantes
Símbolo no global: «%s» no puede ser una weak_definitionNo es una arquitectura coldfire definidaNo un tipo de funciónNo es una expresión simbólicaNo hay suficientes operandosNo está en un espacio.
No está en un subespacio.
No se admite instrucción «%s» en «verbatim».El número de elementos debe ser positivoNúmero demasiado grandeOperando inmediato OPF fuera de rango (0-0x1ff)Se usan registros numerados impares como objetivo para una instrucción multi-registroNo se permite aquí un registro imparDesplazamiento fuera del rango de 15 bitsSe descarta el desplazamiento en estructuras anidadasDesplazamiento fuera del rango de 16 bits para insn movw/movb: %ldDesplazamiento fuera del rango de 16 bits: %ld.Desplazamiento fuera del rango de 5 bits para insn movw/movb: %ldDesplazamiento fuera del rango de 5 bits para insn movw/movb: %ld.Desplazamiento fuera del rango de 5 bits para insn movw/movb: %ldUna de estas instrucciones no se puede ejecutar en paralelo.Sólo se admiten los desplazamientos constantesSólo se admite la reserva de espacio constante¡Sólo un pseudo-operador .compiler por fichero!¡Sólo un pseudo-operador .copyright por fichero!¡Sólo un pseudo-operador .version por fichero!Sólo se permite una comparación condicionalSólo se permite un desbordamiento condicionalSolamente se reporta la primera ruta donde se encuentra el conflictoEl código de operación %s no está disponible en este modoNo se reconoce el código de operación «%s».El código de operación «%s» con estos tipos de operando no está disponible en el modo %sEl código de operación «%s» con estos tipos de operando no está disponibles en el modo H8/300El código de operación «%s» con estos tipos de operando no está disponible en el modo H8/300HEl código de operación «%s» con estos tipos de operando no está disponible en el modo H8/300SCódigo de operación(%d.%s): Operando «%s» fuera de rango (utilice 1 ó 2)Operando %d de .%s debe ser una constanteEl operando %d de .%s debe ser un registro preservadoEl operando %d de .%s debe ser un registro modificableOperando %u de «%s» debería ser %sOperando «%s» fuera de rango (%d <= x <= %d)No se reconoce el operando `%x' en fixup16.No se reconoce el operando `%x' en fixup8.El operando tiene un desplazamiento impar (arg %d)El operando no es una constante. «%s»No coinciden los operandosOperando de .vframe contradice a .prologueOperando fuera de rango (arg %d)Operando fuera de rango para una bifurcación relativa: `%ld'Operando fuera de rango, %s.Operando de .copy_state debe ser una constanteOperando de .label_state debe ser una constanteEl operando de .save.f debe ser una constante positiva de 20 bitsOperando de .spill debe ser una constanteEl operando de .vframesp debe ser una constante (desplazamiento relativo al sp)El valor del operando no está en los 64 KB superiores (arg %d)Los operandos de .save.gf no pueden ser todos ceroEl operador solo se puede aplicar a símbolos.La opción -b es obsoleta; utilice -mbigLa opción -p es obsoleta; utilice -mmemparmLa opción -r es obsoleta; utilice -mregparmLa opción -s es obsoleta; utilice -msmallNo se reconoce la opción «%s».Opciones:
  -a[sub-opción...]	  activa listados
                      	  Subopciones [por defecto hls]:
                      	  c      omite condicionales falsos
                      	  d      omite directivas de depuración
                      	  g      incluye información general
                      	  h      incluye fuente de alto nivel
                      	  i      incluye ginsn e información de CFI sintetizada
                      	  l      incluye ensamblador
                      	  m      incluye expansiones de macros
                      	  n      omite el procesamiento de formas
                      	  s      incluye símbolos
                      	  =FICH  lista a FICHero (ha de ser la última subopción)
El manejo del desplazamiento .word fuera de rango no está implementado para .arch common_v10_v32Desbordamiento en la expresión, se trunca a 16 bitsDesbordamiento en la expresión, se trunca a 8 bitsLa sobreescritura establece explícitamente Tag_ARC_ABI_rf16 al fichero de registros completoLa sobreescritura establece explícitamente Tag_ARC_CPU_basePC no admitido en la lista de registrosPC como parte de operando es impredecibleBifurcación relativa a PC a la etiqueta %s, la cual no está en el espacio de instruccionesReubicación relativa a PC no permitida para el tipo (interno) %dPC utilizado como argumento de RPTPC, CT, TR y TT se tratan como si son una sola unidad pero los operandos deben estar en unidades diferentesacceso relativo a PC fuera de rangoAcceso relativo a PC a dirección desalineada (%lx)acceso relativo a PC que utiliza desplazamiento desalineado (%lx)acceso relativo a PC que utiliza símbolo desalineado (%lx)Desplazamiento relativo al PC no alineado a 4 bytesDesplazamiento relativo al PC fuera de rangoReferencia relativa a PC a una sección diferenteReubicación relativa al PC se debe resolver trivialmenteDesbordamiento del desplazamiento del código PIC (máx 16 bits con signo)Desbordamiento del desplazamiento del código PIC (máx 32 bits con signo)El tamaño de la reubicación PIC no coincide con el tamaño del operandoOpciones de PJ:
-little			genera código «little endian»
-big			genera código «big endian»
PRU options:
  -mlink-relax     genera reubicaciones para relajación de enlazamiento (predet.).
  -mno-link-relax  no genera reubicaciones para relajación de enlazamiento.
El código de operación paralelo no puede contener más de dos instruccionesEl parámetro de nombre «%s» no existe para la macro «%s»No se pueden modificar los parámetros de un subespacio existenteFalló la decodificación.Extensión de rendimientoExtensión de rendimiento 2¿Tal vez falte %%tpoff()?Por favor, reporte este error.
Por favor, utilice --help para ver el modo de empleo y las opciones para este ensamblador.
Valor por defecto sin sentido para el parámetro requerido «%s» en la macro «%s»Uso sin sentido de p0 como primer operando de .%sUso sin sentido del primer operando cero de .prologueEl modo de post-decremento no es válido para 68HC11.El modo de post-incremento no es válido para 68HC11.Opciones de PowerPC:
El modo de pre-incremento no es válido para 68HC11Se esperaba un registro de predicadoSe requieren el predicado fuente y destinoFin de sufijo prematuro -- Se cambia por defecto a d.save previo incompletoLas variantes de procesador son: Registro prohibido utilizado para registro reducido, %s.Se esperaba un psuedoregistroPseudocódigo ya utilizado %sLa pseudodirectiva .file es válida solamente cuando se genera ELFLa pseudodirectiva .loc es válida solamente cuando se genera ELFExtensión QUICKRoT de 64 bits no aplicable a esta instrucciónExtensión QUICKRoT requiere 4 registrosSe esperaba un predicado calificadorEl registro RA se guarda dos veces.RDRD, (RI,#offs5)RD,RSprefijo REX no válido con «%s»RI, #imm4Opciones de RISC-V:
  -fpic o -fPIC               genera código independiente de posición
  -fno-pic                    no genera código independiente de posición (predet.)
  -march=ISA                  establece la arquitectura RISC-V
  -misa-spec=ISAspec          establece la espec ISA RISC-V (2.2, 20190608, 20191213)
  -mpriv-spec=PRIVspec        establece la espec privilegiada RISC-V (1.10, 1.11, 1.12, 1.13)
  -mabi=ABI                   establece el ABI RISC-V
  -mrelax                     activa la relajación (predet.)
  -mno-relax                  desactiva la relajación
  -march-attr                 genera atributo de arquitectura RISC-V
  -mno-arch-attr              no genera atributo de arquitectura RISC-V
  -mcsr-check                 activa ISA csr y comprobaciones de versión de espec de privilegios
  -mno-csr-check              desactiva ISA csr y comprobaciones de versión de espec de privilegios (predet.)
  -mbig-endian                ensambla para «big endian»
  -mlittle-endian             ensambla para «little endian»
la reubicación R_TLSML no se dirige a una entrada TOC llamada «_$TLSML»: %sNo se admite el radical «%s» o es inválidoRd y Rm deberían ser diferentes en mlaRd y Rm deberían ser diferentes en mulOpción de configuración de registro reducido (GPR16)Operadores de sufijo `#' redundantesEl registro no es válido para H8/300El registro debe ser R0--R7El registro debe ser RnEl registro debe ser un registro de direcciónEl registro debe ser un registro par entre r0-r10.El registro debe ser ivtp o tvtpEl registro tiene que ser r0-r14 excepto r13, o APSR_nzcv.El nombre de registro %s tiene conflictos con el símbolo del mismo nombreSe esperaba un nombre de registroEl número de registro (R%ld) para el acceso de palabra doble debe ser par.El número de registro debe ser PARNúmero de registro fuera del rango 0..%uEl símbolo de registro %s ya estaba definido.Se descarta la anotación del valor del registroNo se pueden usar registros como prefijo en expresión indexada [%s]No se pueden usar registros en la expresión absoluta [%s]No se pueden usar registros en la expresión inmediata [%s]La relajación nunca debería ocurrirLa relajación a bifurcaciones largas para .arch common_v10_v32 no está implementadaEl formato del fichero objeto no admite la reubicación %dLos valores reubicables requieren por lo menos almacenamiento WORDEl formato del fichero objeto no admite la reubicación %d.La reubicación %s no es segura para %sReubicación contra una constanteReubicación contra una constanteLa reubicación no cabe. (valor de reubicación = 0x%lx)Reubicación solo disponible en modo FDPICComunica defectos a %s
Se utilizó la palabra reservada «%s» como parámetro de la macro «%s»Rn no debe solaparse con otros operandosEl índice de registros rotantes debe ser una constante no negativaSe esperaba un registro de coprocesador S+corese esperaba un registro S+coreSe esperaba un registro especial S+coreS390 options:
  -m31                    genera formato de fichero de 31 btis (tamaño de palabra de 31/32 bits)
  -m64                    genera formato de fichero de 64 btis (tamaño de palabra de 64 bits)
  -mesa                   ensambla para Enterprise System Architecture/390
  -mzarch                 ensambla para z/Architecture
  -march=<procesador>     ensambla para el procesador <procesador>
  -mregnames              permite nombres simbólicos para los registros
  -mno-regnames           no permite nombres simbólicos para los registros
  -mwarn-areg-zero        advierte de cero en registro base/índice
  -mwarn-regtype-mismatch=strict
                          advierte de discordancias en el tipo de nombre de registro
  -mwarn-regtype-mismatch=relaxed
                          advierte de discordancias en el tipo de nombre de registro,
                          pero permite que FPR y VR se utilicen indistintamente
  -mno-warn-regtype-mismatch
                          no advierte de discordancias en tipo de nombre de registro
SCC no puede utilizarse a la vez {nf} / enmascaramientoespecificador SCC/OSZC no se puede usar aquíSCFI descarta la mayor parte de directivas CFI especificadas por el usuarioSCFI no admitido para esta ABISCFI: quizá propagación CFI incorrectaSCFI: datos del código de operación CFI DWARF no válidosSCFI: restauración de registro asimétricaSCFI: paso hacia atrás fallido para la función «%s»SCFI: gnisn incorrecta para la función «%s»SCFI: paso hacia delante fallido para la función «%s»SCFI: nos se admiten las instrucciones artesanalesSCFI: falta marcador endproc SCFI previoSCFI: no admitido en este objetivoSCFI: patrón de manipulación de pila no admitidoSCFI: uso de REG_FP «scratch» no admitidono se admite el valor de desplazamiento de SFrame
Opciones de SH:
--little			genera código «little endian»
--big			genera código «big endian»
--relax			altera las instrucciones de salto para
			desplazamientos largos
--renesas		desactiva la optimización con símbolos de
			sección por compatibilidad con el ensamblador Renesas.
--small			alinea las secciones a límites de 4 bytes, no 16
--dsp			activa insns sh-dsp, y desactiva ISAs de coma flotante.
--isa=[any		usa la isa más apropiada
    | dsp               igual que '-dsp'
    | fpSHF_ALLOC no está establecido para sección GNU_MBIND: %sNo se admite SMC en esta arquitecturaPS y PC no se permiten en la directiva .unwind_movspSP no admitido en lista de registrosOpciones de SPARC:
Opciones de SPU:
  --apuasm		  emula el comportamiento de apuasm
el registro base SRS debe ser r13la instrucción SSE «%s» es utilizadaNo se admite SVC en esta arquitecturaSYMBOL TABLE no está implementadoS^# tal vez sea solamente para acceso de lecturaS^# necesita una expresiónSe usa el mismo registro origen/destino (`r%d'), el resultado es indefinidoSe usa el mismo registro origen/destino (`r%d'), el resultado es indefinidoModo de direccionamiento escalado-indexado combinado con índice-escaladoEl segundo operando de .save contradice a .prologueEl segundo operando de .%s no es una constanteEl segundo operando de .prologue debe ser un registro generalEl segundo operando de .prologue debe ser el primero de %d registros generalesEl segundo operando de .restore debe ser una constante >= 0El segundo operando de .save no es un registro válidoEl segundo operando de .save.b debe ser un registro generalEl segundo operando de .save.b debe ser el primero de %d registros generalesEl segundo operando de .save.g debe ser un registro generalEl segundo operando de .save.g debe ser el primero de %d registros generalesEl segundo operando de .save.gf debe ser una constante de 20 bits no negativaEl segundo operando de .unwabi debe ser una constanteNo se admite el cambio de sección en código.Error semántico.  Este tipo de operando no se puede reubicar, debe ser una constante en tiempo de ensambladoValor de desplazamiento > 32. se utiliza <value %% 32>Valor de desplazamiento mayor que 32. se utiliza <value %% 32>El valor de desplazamiento debería estar en el rango [0,31]Bifurcaciones cortas, Indefinido, SVC, LDM/STMDesbordamiento de literal short (%ld.), se asume el modo inmediato.El valor inmediato con signo %ld es demasiado grandeEl tamaño del marco excede el máximo de 96 registrosEl tamaño de los registros rotantes excede el tamaño del marcoAlgo se olvidó limpiar
Los registros origen y destino no deben ser igualesRegistro origen para %s no es mayor que el registro destinoLos registros origen deben estar en la misma unidad`,' espurio o modo de direccionamiento de registro indirecto incorrecto.Operandos espurios; (%d operandos/instrucción máx)Un `#' solo es ilegalCadena extendidaLos símbolos de sustitución deben empezar con una letraNo se reconoce el subtipo %d.Sunplus-v2-0-0-20060510
No se compiló el soporte para aritmética de 64 bits.Se admiten los siguentes valores de ARQ:Se intercambia el orden de la instrucciónSe utilizó el símbolo %s como operando inmediato en modo PIC.No se ha podido crear el símbolo «%s».El símbolo «%s» no puede ser débil y común al mismo tiempoSe esperaba un símboloFalta símbolo
Falta el símbolo para .set/.equSímbolo utilizado como inmediato para instrucción mbarSímbolo utilizado como inmediato para la instrucción de desplazamientoSímbolo utilizado como valor de desplazamiento inmediato para instrucción de campo de bitsSímbolo utilizado como valor inmediato para instrucciones msrset/msrclrSímbolo utilizado como valor de anchura inmediato para instrucción de campo de bitsSintaxis en el modo escalado-indexado, utilice [Rn:m] donde n=[0..7] m={b,w,d,q}reubicación TLS contra una constantereubicación TLS no permitida dentro del agragado FLIXEl tamaño de la reubicación TLS no coincide con el tamaño del operandoLas reubicaciones TLS_*_S9 todavía no están disponiblesOpciones de TMS320C6000:
la sección TOC excede 64kTOKEN TRACE no está implementadoLa etiqueta debe venir antes del predicado calificador.Se esperaba un nombre de etiquetaAún no se admiten todavía las etiquetas en los pseudo-ops de desenredoEl procesador objetivo no admite esta instrucción.No se admite el pseudo-operador ".%s"
Operando %s no coincideEl pseudo-operador .BTEQU no está implementado.No se admite el pseudo-operador .DEFINENo se admite el pseudo-operador .ENTERNo se admite el pseudo-operador .LEAVENo se admite el pseudo-operador .MACROEl formato de fichero de 64 bits está utilizado sin instrucciones de z/Architecture.Los registros de destino y de origen son idénticosLas siguientes opciones de ensamblador específicas de ARC están obsoletas y
se aceptan únicamente por compatibilidad:
Los ficheros de entrada «%s» y de salida «%s» son el mismoLa opción "--no-allow-flix" prohíbe flix en ranuras múltiples.El id de trap debe ser una constante.Esta arquitectura no admite la instrucción atomicEsta arquitectura no admite mmuEste ensamblador no admite la generación de procesador %ldEste ensamblador fue configurado para un objetivo de «%s» y por omisión,
tipo «%s» de cpu.
Este ensamblador se configuró para un objetivo «%s».
Este acceso a registro del coprocesador es obsoleto en ARMv8Esta instrucción puede ser impredecible si se ejecuta en núcleos M-profile con interrupciones activadas.Esta es la ubicación del uso conflictivoEsta etiqueta no debería estar con adenda.Este operador solo produce valores de dos bytes.Este programa es software libre; se puede redistribuir bajo los términos de
la Licencia Pública General de GNU versión 3 o posterior.
Este programa no tiene ninguna garantía.
Thumb no admite NOP con sugerenciasThumb no admite la ejecución condicionalThumb no admite el indexado negativo de registroThumb no admite el indexado de registro con retroescrituraThumb no admite el post-indexado de registroThumb no admite la forma con 2 argumentos de esta instrucciónThumb no admite este modo de direccionamientoThumb como codificación no admite un inmediato aquíThumb como codificación no admite rotaciónThumb carga/almacenamiento múltiples no admite {reglist}^Thumb solo admite LSL en el indexado desplazado de registroMUL de Thumb-2 no debe establecer modificadoresThumb-2 como instrucción solo válida en sintaxis unificadabifurcación Thumb2 fuera de rangoFaltan operandos para «%s».Demasiados argumentos. «%s»Demasiadas instrucciones para la agrupación.Demasiados operandosSe pasan demasiados operandos a la instrucciónSe analizaron demasiados operandosDemasiados operandos: %sDemasiados registros desapiladosEl id de trap debe estar dentro de [0x30..0x39] o [0x40..0xff]Tratando '%-*s' como símbolo.Se ha intentado .set de un modo no reconocido «%s»Se trató de convertir una bifurcación relativa a PC a un salto absolutoDos instrucciones IU no se pueden ejecutar en paraleloDos instrucciones MU no se pueden ejecutar en paraleloDos instrucciones en el mismo grupo escriben ambas en el registro %s, lo cual no está permitido.El tipo no está permitido para esta instrucciónNo se ha podido asignar memoria para las instrucciones nuevas
No se puede determinar el procesador objetivo por defecto a partir de la cadena: %sNo se ha podido encontrar la reubicacion de %s para la instrucción %sNo se puede generar código compatible con «%s» sin mthc1No se pueden mezclar las instrucciones como se especificóImposible interpretar base TLS: %sNo se ha podido procesar reubicación para código de operación «thumb»: %lxNo se puede producir la reubicación contra el símbolo «%s»No se ha podido emplear la reubicación de @pcl para la insn %sNo se ha podido utilizar la reubicación de @plt para la insn %sOperando no alineado. Requiere ser alineado a 16 bitsOperando no alineado. Requiere ser alineado a 32 bitsSe descarta el operador unitario %c porque hay un operando incorrecto a continuaciónParéntesis descompensados en operando %s.Paréntesis descompensados en operando %dArgumento indefinido .EXPORT/.IMPORT (descartado): %sConstante absoluta sin definir: «%s».Registro indefinido: «%s».Espacio indefinido: «%s» Se asume que el número de espacio = 0.Símbolo de sustitución sin definir «%s»Conversión de bifurcación inesperada con `%x'Carácter inesperado '%c' antes de operando %d para %s.Referencia inesperada a un símbolo en una sección que no es de códigoDependencia %s no manejada para %s (%s), nota %dTipo de reubicación no manejadoRegistro no implementado «%s» especificadoOperando de .syntax desconocidoIdentificador de CPU desconocido «%s»Instrucción TMS320C30 desconocida: %scpu desconocida -mcpu=%sExcepción desconocida: «%s»Extensión desconocidaModo de direccionamiento indirecto %s desconocidoInstrucción desconocida «%s»Instrucción desconocida «%s»Código de operación desconocido `%.*s'.Código operación desconocido «%s»Código de operación desconocido «%s».Código de operación desconocido: «%s»Operador desconocidoRegistro de procesador desconocido (32 bits) : '%d'Registro de procesador desconocido: '%d'Opción ‘psr’ desconocida «%s»Nº del registro encontrado desconocido: %dPareja de registros desconocida - modo relativo de índices: «%d»Pareja de registros desconocida: «%d»Registro desconocido: «%d»Reubicación desconocida en md_apply_fix: %sSe encontró una reubicación desconocida en md_apply_fix.Operando de reubicación desconocido: !%sOperando de reubicación desconocido: @%sTipo de segmento desconocidoTamaño de registros de coma flotante desconocidoTipo desconocidoTipo de desconocido %c
Campo de visibilidad desconocido en .commCampo de visibilidad desconocido en .externCampo de visibilidad desconocido en .globlCampo de visibilidad desconocido en .weakReubicación alta sin coincidenciaReubicación high/shigh sin coincidenciaNombre de erratas de CPU no reconocidos desde aquí: %sNo se reconoce la opción: -hiddenNo se reconoce el argumento de .LEVEL
Argumento de .type no reconocidoNo se reconoce el código de condición «%s»No se reconoce el especificador de dependencia %d
No se reconoce el tipo de campo '%c'No se reconoce el formato de dirección indirecta «%s»No se reconoce la instrucción «%s»No se reconoce el formato de código de operación: «%s»No se reconoce el código de operación, %s.No se reconoce el código de operación: «%s»No se reconoce la lista de operandos «%s» para la instrucción «%s»Operando/registro no reconocido, %s.No se reconoce la opción '-x%s'No se reconoce la opción que sigue a -KNo reconoce o no admite constante de coma flotanteNo se reconoce la instrucción paralela «%s»No se reconoce la instrucción paralela «%s»No se reconoce la combinación de instrucciones paralelas "%s || %s"No se reconoce el tipo de relación de predicadoNo se reconoce la sección «%s»No se reconoce el bit de estado «%s»No se reconoce la marca de struct/union «%s»No se reconoce la función de símbolo de sustituciónEspecificador de tamaño de vector no reconocidoSe descarta especificador de tamaño de vector no reconocidoVersión no reconocida «%s»El valor inmediato sin signo %ld es demasiado grandeEmisión no admitida: «%s»No se admite el tamaño de corrección %dNo se admite la extensión de conjunto de instrucciones: %sOperación no soportada en reubicaciónNo se admite la generación de procesador %dNo se admite el tamaño de reubicación %dNo se admite el uso de %sUso de .gpword no admitidoNo se admite el uso de spCadena sin terminar tras una expresión absolutaLa directiva de desenredo no está seguida por una instrucción.Modo de empleo: %s [opción...] [ficheroasm...]
El uso de .def/.ref es obsoleto.  Utilice en su lugar .globalEl uso de PC aquí es IMPREDECIBLEEl uso de PC aquí es obsoletoUso de una instrucción de cadena RX detectado en un fichero que se está ensamblando sin soporte de instrucciones de cadenaEl uso de p0 no es válido en este contextoLa utilización de r%u como registro origen está obsoleta cuando r%u es el registro destino.Use la directiva .mmregs para utilizar nombres de registro mapeados en memoria tales como «%s»Se utilizó $at sin ".set noat"La instrucción FPU utilizada requiere activación de extensión FPUSe usaron más registros rotantes que los 48 disponiblesSe usaron más registros rotantes que los 96 disponiblesSe usaron más registros rotantes que los %d declaradosUtilizando ENTRY en lugar de CODE en la directiva export para %sUtilizar una constante como segundo operando de .prologue es obsoletoUtilizando estilo antiguo, %%hi(expr); cambie al estilo PPC, expr@h.Utilizando estilo antiguo, %%lo(expr); cambie al estilo PPC, expr@l.Utilizando registro temp (r1)Se usa register(r1) temporalOpciones de VAX:
-d LONGITUD		se descarta
-J			se descarta
-S			se descarta
-t FICHERO			se descarta
-T			se descarta
-V			se descarta
los registros VFP deben ser adyacentesse esperaba un registro de precisión sencilla o doble VFPse esperaba un registro de precisión sencilla VFPSe esperaba un registro VFP de precisión simple o VPRSe esperaba un registro VFP de precisión simple o doble o un registro vectorial MVEse esperaba un registro de precisión sencilla o doble VFP, o cuádruple Neonse esperaba un registro de sistema VFPse esperaba un registro de precisión doble VFP/NeonSe esperaba un registro VFP/Neon de precisión doble o VPRViolación de restricción de empaquetado VLIWSe utilizó empaquetado VLIW para -mno-packOpciones VMS:
-+			codifica (no trunca) los nombres más largos de 64 caracteres
-H			muestra el símbolo nuevo después del truncado hash
-replace/-noreplace	activa o desactiva la optimización de llamadas a procedimientos
se esperaba VPR lo últimoVSIB no disponible con codificación heredadaValor %d y %d fuera de rangoEl valor %d no cabe en el campo de %d bits con signoEl valor %d no cabe en el campo de %d bits sin signoValor %ld no alineado por 2 para bifurcación de 10 bits PC-relativa.Valor %ld no alineado por 2 para bifurcación de 9 bits PC-relativa.Valor %ld demasiado grande para bifurcación de 10 bits relativa a PC.Valora %ld demasiado grande para la bifurcación de 8 bits relativa al PC.Valor %ld demasiado grande para la bifurcación de 9 bits relativa al PC.El valor de ENTRY_FR debe estar en el rango 12..21
El valor de ENTRY_GR debe estar en el rango 3..18
El valor de ENTRY_SR debe ser 3
El valor del parámetro «%s» de la macro «%s» ya fue especificadoEl valor no está en el rango de 16 bits: %ldEl valor no está en el rango de 16 bits con signo: %ldEl valor no está en el rango de 4 bits sin signo: %ldEl valor no está en el rango de 5 bits sin signo: %ldEl valor no está en el rango de 6 bits: %ldEl valor no está en el rango de 6 bits sin signo: %ldEl valor no está en el rango de 8 bits: %ldEl valor no está en el rango de 8 bits con signo: %ldValor fuera del rango de 16 bits.Valor fuera de rango de 3 bits.Valor fuera de rango de 4 bits.Valor fuera de 5 bits de rango.Valor truncado a 62 bitsSe accede a la variable usando un ancla de solo lectura de datos pequeños, pero no está en la sección de solo lectura de datos pequeñosSe accede a la variable usando un ancla de lectura y escritura de datos pequeños, pero no está en la sección de lectura y escritura de datos pequeñosInstrucción muy corta para la opción, p.e. no lo puede hacer en un NULLstrAviso: Aviso: el tamaño del elemento de 32 bits y los mismos operandos de destino y origen hacen la instrucción IMPREDECIBLEAviso: el tamaño del elemento de 32 bits y el mismo operando primer y tercer operando hacen la instrucción IMPREDECIBLEAviso: el tamaño del elemento de 64 bits y los mismos operandos destino y origen hacen la instrucción IMPREDECIBLEAviso: condicional fuera de un bloque IT para Thumb.Aviso: registro duplicado (r%d) en la lista de registrosAviso: la instrucción es IMPREDECIBLE en un bloque VPTAviso: la instrucción es IMPREDECIBLE en un bloque ITAviso: la instrucción es IMPREDECIBLE en un operando de PCAviso: la instrucción es IMPREDECIBLE en un operando de SPAviso: error interno: se olvida establecer el endndx de %sAviso: la lista de registros no está en orden ascendenteAviso: el rango de registros no está en orden ascendenteValor de anchura + valor de desplazamiento no debe ser mayor que 32El valor de la anchura debe ser menor que 32No se permiten las escrituras al registro «%s».Desplazamiento incorrecto %dNúmero incorrecto de operandos de entradaNúmero incorrecto de operandosNúmero incorrecto de operandos de salidaNúmero incorrecto de operandos por defecto, revise ns32k-opcodes.hRegistro incorrecto en la lista de registros de coma flotanteRegistro incorrecto en el modo indirecto de registro.Tamaño de registro puntero incorrecto para la arquitectura.se esperaba un registro acumulador XScaleXtensa como opción absoluta literal no se admite; se descartalas máscaras de matriz ZA no operan con granularidad .Qnúmero de matriz ZA fuera de rangose esperaba un registro ZR[-mwarn-syms]: La asignación vuelve la coincidencia de símbolos una instrucción ARM: %slas etiquetas [0-9]H no se mezclan con pseudo-puntoslas etiquetas [0-9]H no pueden aparecer solas en una líneaíndice [PC] prohibido[]índice igual que ()+registro: impredecible[]índice igual que -()registro: impredecible[ieee|alternative]
                          establece la codificación de los números de coma flotante de
                          precisión media a IEEE o un formato Arm alternativo.[no-]generics es obsoleto; utilice en su lugar [no-]transform[no-]relax es obsoleto; utilice en su lugar [no-]transform`%s %d' tras `%s %d' desde %s:%u«%s %d» pero ningún frgamento abierto aún«%s%c» no se admite en modo de 64 bits«%s%c» solo se admite en modo de 64 bits`%s%s' no puede utilizarse para máscara de escritura`%s%s' no puede ser empleado aquíno se permite `%s%s' con `%s%c'«%s» Combinación de registros-cuenta ilegal.«%s» Uso inválido de registro.«%s» Uso inválido de registros.«%s» y «%s» no pueden estar indefinidos en «%s» - «%s»«%s» no puede ser igualado al símbolo común «%s»«%s» no puede estar indefinido en «%s» - «%s» {sección %s}«%s» no puede estar indefinido en «%s» {sección %s} - «%s»«%s» no puede ser versionado al símbolo común «%s»«%s» no puede ir en %s de la plantilla %s«%s» no puede ser predicado`%s' no puede ser empleado aquí«%s» no puede ser utilizado con «%s»«%s» no cabe en la plantilla %s«%s» no cabe en el grupo«%s» no admite NaN antiguo«%s» tiene un resultado indefinido«%s» no es válido con «little endian»el símbolo «%s» ya es el alias de %s «%s»«%s» es obsoleta, emplee «%s»«%s» no es una expresión %s válida«%s» no es un calificador de parámetro válido para «%s» en la macro «%s»«%s» no se admite en modo de 64 bits«%s» no se admite en `%s%s'«%s» no se admite en «%s»«%s» no es válido aquí (se esperaba `%c%s%s%c')«%s» solo se admite en modo de 64 bits«%s» debe ser el último en el grupo«%s» debe ser el último en el grupo de instruccionesel operando de «%s» %u debe utilizar el segmento `%ses'«%s» debe ser un operando para este .endpsímbolo «%s» sin función que lo preceda«%s» ya está definidaYa se usó «%s» como nombre de parámetro (o de otro local)«%s» no se definió dentro del procedimiento«%s» no se especificó con el .proc previo«%s»: operando RC/SAE debe seguir a operandos inmediatos«%s»: «%s» fuera de lugar«%s»: «{%s}» fuera de lugar`%s' cambia opciones que afectarían al comportamiento del flujo de control«%s» omite -malign-branch-boundary sobre «%s»`%s` se salta -mlfence-before-indirect-branch en `%s``%s` se salta -mlfence-before-ret en `%s`el operador número de serie `&' no está admitido`)' requerido`,' requeridose descartan los argumentos de .noopt«\» al final de línea/sentencia; descartado`af' debe aparecer solouse tilizó`fp=32' con un ABI de 64 bitsuse tilizó `fp=32' con una cpu MIPS R6use tilizó `fp=64' con un ABI de 32 bitsse utilizó `fp=64' con una fpu de 32 bits`fp=xx' no puede ser utilizado con `singlefloat'se utilizó `fp=xx' con una cpu sin instrucciones ldc1/sdc1se utilizó `gp=32' con un ABI de 64 bitsse utilizó `gp=64' con un ABI de 32 bitsse utilizó `gp=64' con un procesador de 32 bits`nooddspreg` no puede ser empleado con un ABI de 64 bitsse debe establecer `noreorder' antes de `nomacro'un «bignum» (número grande) con subrayados no puede tener más de 8 dígitos hexadecimales en ninguna palabraun «bignum» (número grande) con subrayados debe tener exactamente 4 palabrasdebe suministrarse registro de destinoun %s diferente ya fue especificado, ahora es %sun registro no tiene direcciónla reubicación de este operando implica desbordamientolas cadenas deben ir después del pseudo-operador .base64registro de accesoacceder al registro del sistema MVE sin MVE es IMPREDECIBLEel acumulador no es un destino válidose usó addend con $DSBT_INDEXel cálculo de dirección precisa símbolo cercano fuertemente definidoel desplazamiento de dirección se debe alinear a media palabrael desplazamiento direccional se debe alinear a palabraanulación de dirección no permitida con `%s'la dirección prohibe #la dirección prohibe ()la dirección prohibe ()+la dirección prohibe -()la dirección prohibe @la dirección prohibe []la dirección prohibe un especificador de longitud de desplazamientola dirección prohibe un registrodirección demasiado alta para tabla de vectores jmp/jsrunidades de direccionamiento deben ser una de %sno se admite el modo de direccionamientoalias = %s
valor de alineamiento no reconocido; se usará el tamañoel alineamiento no es un número positivoel alineamiento no es una potencia de 2el alineamiento debe ser constantealineación negativa, 0 asumidoalineamiento negativo; se asume 0el alineamiento no es una potencia de 2relleno de alineamiento (%lu byte) no múltiplo de %ldrelleno de alineamiento (%lu bytes) no múltiplo de %ldalineación demasiado grande, %d asumidoalineamiento demasiado grande: se asume %ualineamiento demasiado grande; se asume %dtodos los registros tmm deben ser distintoslas instrucciones ya están ensambladasdifusión ambigua para «%s»; se utiliza la forma de %u bitscombinación de opciones ambigua - se descarta la directiva '.profiler'.tamaño de operando ambiguotamaño de operando ambiguo para «%s»los .indirect_symbol tienen que estar en punteros de símbolo o secciones «stub».no se permite la extensión de arquitectura «%s» para la arquitectura base actuallas extensiones de arquitectura deben ser especificadas en orden alfabéticoarquitectura «%s» no reconocidala arquitectura saltó de «%s» a «%s» en «%s»los atributos de arquitectura elf deben establecerse antes que ninguna instrucciónlas características de la arquitectura están activadas y desactivadas al mismo tiempovariante de la arquitectura no válidaensambla código Thumbensamblar para cpu «big endian»ensamblar para cpu «little endian»ensamblar para «big endian»ensamblar para «little endian»ensambla 0x%08x, se esperaba %sno se estableció el estado de ensamblado para el primer fragmento en la sección %sse esperaba asignaciónasumiendo %s en símbolose asume que todos los miembros del grupo «%s» son COMDATsolo se permiten como mucho %d operandos de desplazamientosolo se permiten como mucho %d operandos inmediatoslas insns de operaciones de memoria atómicas requieren rd != rj && rd != rk cuando rd no es r0adjuntando encabezado de copyright %s: %sadjuntando el encabezado de versión %s: %s¿se intentó hacer .org/.space/.nops hacia atrás? (%ld)¿se intentó hacer .space/.bes hacia atrás? (%ld)intento de añadir un indirect_symbol a un «stub» o sección de referencia con un elemento de tamaño cero en %sintento de reservar datos en la sección absolutase intentó reservar datos en la sección comúnintento de rellenar sección absoluta con valor distinto de cerointento de rellenar la sección «%s» con valor distinto de cerointento de obtener el valor del símbolo sin resolver «%s»se intentó mover .org hacia atrásse intentó redefinir el símbolo «%s»intento de recrear una entrada de desenredose intentó redefinir «%s» con una longitud diferenteintento de redefinir pseudo-operador «%s» descartadose intenta redefinir el símbolose intentó redefinir el alias con tipointento de almacenar flotante en sección absolutaintento de almacenar flotante en la sección «%s»intento de almacenar cadena no vacía en la sección «%s»intento de almacenar un valor distinto de cero en la sección «%s»intento de almacenar un valor en sección absolutase intentó usar una instrucción ARM en un procesador que solo es Thumb -- «%s»referencia hacia atrás a la etiqueta desconocida "%d:"segmento .common %s incorrectodirectiva .fmask incorrectadirectiva .frame incorrectaformato de .longcall incorrectodirectiva .mask incorrectadirectiva .mask/.fmask incorrectadirectiva .nan incorrectaformato de .relax incorrectosegmento .reserve incorrecto -- se esperaba segmento BSSdirectiva .section incorrecta: se quiere en la cadena a,e,v,w,x,M,S,G,Tdirectiva .section incorrecta: se quiere a,l,w,x,M,S,G,T en la cadenadirectiva .section incorrecta: se quiere a,o,s,w,x,M,S,G,T en la cadenadirectiva .section incorrecta: se quiere a,s,w,x,M,S,G,T en la cadenadirectiva .section incorrecta: se desea a,v,w,x,M,S en la cadenadirectiva .section incorrecta: se quiere a,w,x,M,S,G,T en la cadenaformato de .uses incorrectodirectiva .weakext incorrectainformación de depuración COFF incorrectaalineamiento incorrectoargumento incorrecto para la directiva `%s_check'.argumento incorrecto para la directiva syntax.argumentos incorrectos «%s» y/o «%s» en la directiva %sargumentos incorrectos para la instrucciónregistro base incorrecto: debe ser r0se especificó una máscara de bit incorrecta tras APSRllamada incorrecta a MD_ATOF()llamada incorrecta a md_atofoperando de salida pmuls combinado incorrectoid de coprocesador incorrectodefsym incorrecto; el formato es --defsym nombre=valortipo elemental incorrecto para la instruccióncarácter escapado incorrecto en la cadenaexpresión incorrectasintaxis de expresión incorrectaoperando constante de fli incorrecto; las constantes admitidas deben estar en formato literal de coma flotante decimal o hexadecimalliteral de coma flotante incorrecto: %sconstante de coma flotante incorrecta: desbordamiento del exponenteconstante de coma flotante incorrecta: código de error desconocido=%dformato incorrecto para ifc ó ifncformato incorrecto de OPT NEST=profundidadfragmento incorrecto en %p : fix %ld dir %ld %ld 
unidad funcional incorrecta para el operando %u de '%.*s'valor inmediato incorrecto para el desplazamiento de 8 bits (%ld)valor inmediato incorrecto para el desplazamiento (%ld)instrucción incorrecta «%s»formato de instrucción incorrectosintaxis de instrucción incorrectalongitud de lista incorrectalongitud de lista incorrecta para búsqueda en tablatipo de lista incorrecto para la instrucciónoperando de memoria incorrecto «%s»número incorrecto de operandos para '%.*s'desplazamiento incorrecto 0x%08lX (debe ser un número de 8 bits de palabras)desplazamiento incorrecto 0x%08lX (debe ser alineado a palabra)desplazamiento incorrecto 0x%08lX (solo hay 12 bits disponibles para esta magnitud)desplazamiento incorrecto 0x%08lX (solo hay 8 bits disponibles para esta magnitud)código de operación u operandos incorrectosoperando %u incorrecto de '%.*s'combinación de operandos incorrecta para '%.*s'expresión absoluta incorrecta o irreducibleexpresión absoluta incorrecta o irreducible; se asume ceroexpresión incorrecta o irreducible para la anchura del papelnúmero de coprocesador incorrecto o ausentetipo de reubicación incorrecta o sin manejar: 0x%02xnúmero de rutina de personalidad incorrectopredicado incorrecto «%s»rango incorrecto en la lista de registrosexpresión de registro no válidaregistro incorrecto para mrsregistro incorrecto para el operando %u de '%.*s'registro incorrecto para el post-índiceregistro incorrecto en []lista de registros incorrectalista de registros incorrecta: %snombre de registro incorrecto «%s»nombre de registro incorrecto: %snúmero de registro incorrecto: %sregistro o pareja de registros incorrectos para el operando %u de '%.*s'pareja de registros incorrecta para el operando %u de '%.*s'rango de registro incorrectoestado de relajación incorrectoexpresión de reubicación incorrectaexpresión de reubicación incorrecta para «%s»tipo de corrección de reubicación inválido (%d)segmento incorrectotamaño incorrecto %d en el especificador de tipotamaño incorrecto %d en el especificador de anchura del vectorregistro de inicio incorrecto: r0 y r15 inválidosconstante de cadena incorrectasufijo de símbolo incorrectotipo incorrecto para el registrotipo incorrecto para el escalartipo incorrecto en instrucción SIMDvalor (%s) incorrecto para %svalor incorrecto para el campo <bit-%s-%s>; el valor debe etar en 0...%dvalor incorrecto para campo funct3 comprimido; el valor debe estar en 0...3valor incorrecto para campo funct3 comprimido; el valor debe estar en 0...7valor incorrecto para campo funct4 comprimido; el valor debe estar en 0...15valor incorrecto para campo funct6 comprimido; el valor debe estar en 0...63valor incorrecto para campo funct2; el valor debe estar en 0...3valor incorrecto para campo funct3; el valor debe estar en 0...7valor incorrecto para campo funct7; el valor debe estar en 0...127valor incorrecto para campo de código de operación; el valor debe estar en 0...127 y los 2 bits inferiores deben ser 0x3valor incorrecto para campo de código de operación; el valor debe estar en 0...2valor incorrecto de campo inmediato th.vsetvli; el valor debe estar en 0..2047valor incorrecto para campo inmediato vectorial; el valor debe estar en -15...16valor incorrecto para campo inmediato vectorial; el valor debe estar en -16...15valor incorrecto para campo inmediato vectorial; el valor debe estar en 0...31valor incorrecto para campo inmediato vectorial; el valor debe estar en 0...63valor incorrecto para campo inmediato vsetivli; el valor debe estar en 0...1023valor incorrecto para campo inmediato vsetvli; el valor debe estar en 0...2047tipo de disposición de vector incorrectoespecificador psr incorrecto/ausentedirectiva .dim mal formadase descarta la directiva .dim formada incorrectamentedirectiva .size mal formadase descarta la directiva .weak formada incorrectamenteexpresión incorrectamente formada cerca de %sbase y desplazamiento deben ser de la misma unidadregistro basese esperaba un registro baseregistro base escrito atrás, y se solapa con uno de los registros de transferenciael registro base se escribió hacia atrás, y se solapa con el segundo registro de transferenciala unidad base debe ser o A0 o A1la unidad base debe ser una de %slas cadenas base64 se deben colocar en una secciónobjetivo-bfd = %s
bfd_set_section_flags: %s«bignum» (número grande) inválidobignum inválido; se asume cero«bignum» (número grande) truncado a %d byte«bignum» (número grande) truncado a %d bytesel campo de bits se extiende más allá del final del registroblx a «%s» la función de estado ARM ISA cambió a blblx a la función Thumb «%s» desde estado ISA Thumb cambió a blSHF_MERGE / SHF_STRINGS falso para sección SHT_NOBITSambas insns para !gpdisp!%ld deben estar en la misma sección¡Registro br_gr antes del registro de región!¡Registro br_mem antes del registro de región!bra o bsr con símbolo indefinido.la rama %s siempre es verdaderadesbordamiento de rango de direcciones de bifurcación (0x%lx)la bifurcación debe ser la última instrucción en el bloque ITel operando de bifurcación tiene un desplazamiento impar (%lx)
bifurcación fuera de rangobifurcación fuera de rango o no es múltiplo de 2la relajación de bifurcación no está admitida en «%s»la frecuencia de bifurcación de objetivo debe ser mayor a 0objetivo de bifurcación no alineado con palabrabifurcación a un símbolo dentro de otro modo ISAbifurcación a una dirección mal alineada (0x%lx)la bifurcación o salto al final de un bucle puede activar errores de hardwarebreak fuera de bucle estructuradola difusión es necesaria para un operando de tal tipoensamblador roto; no se intenta ensamblarbstr(ins|pick).[wd] requiere msbd >= lsbdla constante de contador de bytes %ld está fuera del rango [1..%d]desplazamiento de byte fuera de rangobyte o media palabra no válido para registro basellamada a la dirección destino 0x%08x fuera del rango 0x%08x a 0x%08xse llama a md_convert_frag
llamada a md_convert_frag 
se llama a md_estimate_size_before_relax
llamada a md_estimate_size_before_relax 
llamada a tc_aout_fix_to_chars 
no se puede hacer la reubicación relativa a pc de %d bytesno se puede hacer la reubicación de %d bytesno se puede resolver la expresiónno pueden cambiarse los desplazamientos al acceder a menos de media palabrasolamente se pueden cargar dos registros consecutivossolamente se pueden almacenar dos registros consecutivossolamente se pueden transferir dos registros consecutivosno se puede []indexar un registro, porque no tiene direcciónno se puede modificar el índice para el operandono se puede cerrar %s: %sno se puede cerrar «%s»no se puede crear %s: %sno se puede crear el grupo: %sno se puede crear reubicaciónno se puede crear la sección %sno se puede codificar el registro '%s%s' en una instrucción que requiere el prefijo %sno se puede codificar el registro «%s%s» con VEX/XOP/EVEXno se puede extender el fragmentono puede extender el fragmento %lu carácterno puede extender el fragmento %lu caracteresno se puede rellenar %ld byte en la sección %s de %s: '%s'no se pueden rellenar %ld bytes en la sección %s de %s: '%s'no se puede encontrar la corrección señalada por .usesno se puede encontrar el código de operaciónno se puede encontrar el código de operación no se puede encontrar el código de operación previo no se puede manejar la expresiónno se puede manejar la generación de literales/etiquetas aúnno se puede manejar un OP TYPE sin definirno se puede tener reubicación para ipushno se puede hacer global el símbolo de registro «%s»no se puede hacer global el símbolo de registrono se puede hacer global el símbolo de secciónno se pueden mezclar argumentos posicionales y palabras claveno se puede entremezclar un modificador de reubicación con un desplazamiento explícitono se puede abrir %s para lectura: %sno se puede abrir %s: %sno se puede abrir «%s» para escriturano se puede abrir un bfd en la salida estándar %sno se puede abrir el fichero de biblioteca de macros «%s» para lectura: %sno se puede predecrementarno se puede leer de %s: %sno se puede redefinir el índice de un alias escalarno se puede redefinir el tipo de un alias de registrono se puede redefinir el tipo para el operandono se puede representar el tipo de reubicación %sno se puede resoler %s - %sno se puede resolver el valor para el símbolo «%s»no se pueden establecer las opciones para la sección %sno se puede iniciar la escritura de la sección .mdebug: %sno se puede usar un registro Neon cuádruple aquíno se puede usar R0 aquíno se puede utilizar alineamiento con esta instrucciónno se puede usar la parte alta del registro en el operando %dno se puede escribir %ld byte en la sección %s de %s: «%s»no se pueden escribir %ld bytes en la sección %s de %s: «%s»no se puede ensamblar la instrucción DSP; opción DSP no establecida: %sno se puede ensamblar la instrucción FPU; opción FPU no establecida: %sno se puede ensamblar en un fragmento literalno se puede predecrementar y postincrementar a la vezno se puede bifurcar a una dirección imparno se puede cambiar .bundle_align_mode dentro de .bundle_lockno se puede cambiar la sección o subsección dentro de .bundle_lockno puede cambiersa el tipo del símbolo común «%s»no se puede combinar índice con opciónno se puede combinar pre y post-indexaciónno se puede convertir el símbolo de expresión %s a una reubicación complejano puede crear reubicación de 64 bitsno se puede crear el número de coma flotanteno se puede decodificar el formato de instrucciónno se puede definir el símbolo «%s» en la sección absolutano se puede determinar el tamaño de la instrucción Thumb. Utilice .inst.n/.inst.w en su lugarno se puede hacer la reubicación %s de %u bytesno se puede hacer la reubicación relativa a pc de %u bytesno puede hacer reubicación de %u bytesno se puede emitir la reubicación %s relativa al PC%s%sno se puede codificar la adenda desalineada en el campo reubicable (0x%lx)no se puede codificar el código de operación «%s»no se puede codificar el código de operación «%s» en el formato dado «%s»no se puede encontrar «}» para cm.push/cm.popno se puede encontrar trampolín adecuadoincapaz de generar el tipo de reubicación para el símbolo %s, código %sno se puede honrar el sufijo de anchurano se puede honrar el sufijo de anchura -- «%s»no se puede hacer un salto relativo a una ubicación absolutano se puede enmascarar instrucción que no utiliza unidad funcionalno se puede invalidar tipo de sección rellenado a cero para `%s,%s'no se pueden empaquetar %s y %s juntosno se pueden empaquetar %s y %s juntos con una insn de 16 bitsno se puede empaquetar %s en la ranura P1no se puede empaquetar %s con una insn de 16 bitsno se puede representar la reubicación %s en el fichero objetono se puede representar la reubicación %s en este formato de fichero objetono se puede representar la reubicación %s en este format1 de fichero objetono se puede representar la reubicación «%s» en el fichero objetono se puede representar el tipo de reubicación %sno se puede representar el tipo de reubicación %s en modo x32no se puede resolver el parámetro @slotcountno se puede establecer literal_prefix dentro de un fragmento literalno se puede utilizar `%s' dentro de esta secciónno se puede utilizar direccionamiento indirecto con el PCno se puede utilizar registro %s parcial para direccionamientono se puede usar post-indexado con el direccionamiento relativo al PCno se puede usar post-indexado con esta instrucciónno se puede usar el índice de registro con direccionamiento relativo al PCno se puede utilizar índice de registro con esta instrucciónno se puede usar retroescritura con el direccionamiento relativo al PCno se puede usar retroescritura con esta instruccióncanónico = %s
atributos de sección cambiados para %stamaño de entidad de sección cambiado para %stipo de sección cambiado para %sla constante de carácter es demasiado grandeel carácter que sigue al nombre no es '#'cmpu no admite el código de condición %sdesplazamiento de coprocesador fuera de rangose esperaba un registro de coprocesadorel código es conforme a ATPCSel código utiliza un contador de programa de 26 bitsel código utiliza un contador de programa de 32 bitsse esperaba coma entre los operandosse esperaba una comafalta coma en .xstabsel alineamiento común no es una potencia de 2las comparaciones deben ser con registros o #0código %s de condición con un valor (%d) demasiado grandecódigo de condición inválido para jrel registro de código de condición debería ser 0 o 4 para %s, era %del registro de código de condición debería ser par para %s, era %dla condición no está seguida por una insn condicionalizablese requiere una condiciónla condición sa no se puede usar aquíla bifurcación condicional o el operando de insn jal se refiere a R%ld de la insn aritmética o lógica previa.bifurcación condicional fuera de rangoobjetivo de bifurcación condicional no alineado con palabralos infijos condicionales están obsoletos en la sintaxis unificadala instrucción condicional no puede utilizar marca Bla instrucción condicional no puede utilizar marca Gla instrucción condicional no puede utilizar marca Roperandos de .insn en conflictoatributos de extensión ISA en conflicto.uso conflictivo del prefijo «data16»expresiones de reubicación confusasconfusión en los parámetros formalesconstante no cabe en %d bitsla constante no cabe en 4 bitsse esperaba una expresión constanteno se admiten las expresiones constantesse esperaba una expresión constante o una lista de registrosse requiere una expresión constantese ha encontrado un registro destino del generador de constantes en %sse ha encontrado un registro origen del generador de constantes en %sse requiere un desplazamiento constanteconstante fuera del rango de 8 bits: %dcantidad de desplazamiento constante requeridala constante es demasiado grande para caber en la instrucciónse requiere un valor constanteregistro de controlel registro de control «%s» no se admite en esta arquitecturase esperaba un registro de control, pero se vio '%.6s'convert_frag
el coprocesador para insn no está habilitado para cdelas longitudes de las insns core y copro deben ser en total 32 bits.las longitudes de las insns core y copro deben ser en total 64 bits.el registro %s core con un valor (%d) demasiado grandeno se puede ensamblar: %sno se puede construir la transición para %s => %sno se ha podido abrir %s para lecturano se puede decodificar INSN_PATTERN «%s»no se puede decodificar INSN_REPL «%s»no se ha podido analizar la definición de plantillano se ha podido establecer la arquitectura y la máquinano se puede saltar a %ld en el fichero «%s»no se pueden actualizar la arquitectura y la máquinano se puede escribir la sección .mdebug: %sno se ha podido encontrar un formato de instrucción válidono se pudo encontrar reubicación que usarcpu «%s» no reconocidatipo-cpu = %s
cpu4: no se convierte PUSH #4 a forma abreviadacpu4: no se convierte PUSH #8 a forma abreviadacr%d es un registro de control reservadola ABI de rh850 no admite ctoff(). Utilice -mgcc-abi en su lugarse utilizó una reubicación ctoff() en una instrucción que no la admitecx1d requiere registros de destino consecutivos.cx2d requiere registros de destino consecutivos.cx3d requiere registros de destino consecutivos.registros d0/d1ubicación de MULS/MULU peligrosa; déle un alineamiento superior`__gcc_isr suelto %d'`__gcc_isr' sueltodependencia de datos: %s %s -- %s %s (%d/%d burbuja)datos en sección ejecutableelemento de datos con un alineamiento más grande que la ubicaciónprefijo de tamaño de datos no válido con «%s»el registro de transferencia de datos no puede ser mitad de palabrala máscara predefinida no está permitidadest y source1 deben ser el mismo registrodest debe solaparse con un registro fuentedestinolos registros de destino y origen deben ser distintosel destino para suma/resta solo puede ser R2 o R3el destino para multiplicación solo puede ser R0 o R1el operando de destino debe ser un registro de 16 bitsel operando de destino debe ser una dirección absoluta de 16 bitsel operando de destino debe ser un registro de 8 bitsel registro de destino y el registro del desplazamiento no pueden ser el mismoel registro de destino es el mismo para insns paralelasregistro de destino modificado por la dirección de desplazamiento-post-modificadael registro destino debe ser palabra completael registro de destino debe ser r1el registro de destino es el mismo que la base de retroescriturael registro destino debería ser numerado parla unidad destino debe ser RDse detectó el uso de un registro global que no está cubierto por el pseudo-operador .registersolo se admite la diferencia de dos símbolos con .long, .short o .bytela directiva %s no se puede negarse encontró una directiva .big cuando se requirió una opción -bigse encontró una directiva .little cuando se requirió una opción -littleno se admite una directiva LOC desde dentro de una pareja BSPEC/ESPECla directiva LOCAL debe estar colocada en el código o en los datoslas directivas no son válidas dentro de agrupacionesdesactiva los avisos de símbolos que coinciden con nombres de instruccióndesactivar la característica «%s» no tiene ningún efecto en la arquitectura base actualdiscriminador menor que cerodesplazamientodesplazamiento demasiado grandeel desplazamiento debe ser un número de 8 bits sin signoel desplazamiento desborda el campo de 12 bitsel desplazamiento desborda el campo de 8 bitsel desplazamiento al símbolo definido %s desborda el campo de 12 bitsel desplazamiento al símbolo definido %s desborda el campo de 8 bitsel desplazamiento al símbolo indefinido %s desborda el campo de 12 bitsdesplazamiento al símbolo %s indefinido desborda campo de 8 bits desplazamiento demasiado grande (%d)desplazamiento demasiado grande para esta arquitectura; necesita 68020 o superiordiv / mul son instrucciones reservadasdivisión entre cerodivisión por cerodivisión por cero al establecer «%s»dla utilizado para cargar registros de 32 bits; se recomienda usar en su lugar lano sacar mensajes de error detalladosno avisa del uso de una opción obsoletano coincide begin %s%s en %s:%dno utilice la sintaxis Rn-Rm con avance no unitarioel valor de desplazamiento inmediato dsp no es constante!tlsgd!%ld duplicado!tlsldm!%ld duplicado".else" duplicadoduplicado «%s»directiva .fnstart duplicadadirectiva .handlerdata duplicadadirectiva .personality duplicadadirectiva .personalityindex duplicadael registro aux duplicado %ssugerencia de entrada duplicada %s«%s» duplicado«%s» duplicadoespecificador de bit psr duplicadouso de eGPR en conflicto con especificador de codificaciónlos elementos deben ser menores que la región de inversiónelse sin if coincidenteemit_one_bundle: operando dinámico inesperadocampo de etiqueta vacío para ISnombre de símbolo vacío en .def; se descartalistado de registros de vector vacíolas emulaciones no se manejan en esta configuraciónactiva opción puerta para el sistema de registrosfinal de fichero tras una comilla de un carácter; se inserta \0final de fichero en comentario; nueva línea insertadafinal de fichero en carácter de escapefinal de fichero en comentario multilíneafinal de fichero en cadena; '%c' insertadofinal de fichero dentro de un condicionalfinal de fichero no situado en final de línea: se inserta una nueva línease ha encontrado final de línea dentro de cadena .base64fin de macro dentro de un condicionalfinal del listado de registros de vector no encontradoerror de final de líneaendf sin forendi sin if coincidenteel registro final debe ser r15endw sin whileno se especificó el tamaño de entidad para SHF_MERGEinstrucción entry con decremento de pila < 16carácter igual permitido solamente al final de cadena .base64error al añadir atributo: %serror al construir la tabla de pseudo-operadores %serror al analizar la lista de elementos/estructuraserror al establecer las opciones para «%s»: %serror al establecer marcadores para ".sbss": %serror: no se admite la directiva #foo() utilizada en símbolotamaño estimado
se llamó a estimate_size_before_relaxse requiere un número de registro parse requiere un registro parexceso de operandos: «%s»contador %zu excesivo para %s - descartadose esperaba #constantse esperaba #n como primer argumento de %sse esperaba %cse esperaba ',' tras nombre de secciónse esperaba ',' tras nombre de símbolose esperaba ',' tras tamaño de símbolose esperaba '['se esperaba ']'se esperaba ']', no %c, en %sse esperaba 'za' en lugar de una matriz ZA en el operando %dse esperaba '{'se esperaba '{' para el operando %dse esperaba '}'se esperaba '}' tras ZT0se esperaba .L, .W ó .B para el registro en modo de direccionamiento indexadose esperaban 0 operandos para la etiqueta generadase esperaba 0 ó 1se esperaba un operando <Rm> o <Dm> o <Qm>se esperaba <nn>se esperaba <desplazamiento>, <códigoop>se esperaba <reg>, <reg>se esperaba <etiqueta> , <valor>se esperaba @(exp, reg16)se esperaba un registro ARM o vectorial MVEse esperaba el registro EPse esperaba LRse esperaba un registro MVE [q0..q7]se esperaba un operando SM o ZAse esperaba una mścara ZT0 o ZA para el operando %dse esperaba que «%s» ya estuviera definido para .vtable_inheritse esperaba un nombre de %s seguido por una `,'se esperaba un registro de selección de 32 bitsse esperaba un registro de base de 64 bitsse esperaba un registro entero de 64 bits para el operando %dse esperaba un registro de matriz ZA para el operando %dse esperaba una matriz ZA para el operando %dse esperaba una rodaja de registro de matriz ZA para el operando %dse esperaba un registro de basese esperaba un desplazamiento inmediato constantese esperaba una lista de %d o %d registros en el operando %d -- «%s»se esperaba una lista de %d registros en el operando %d -- «%s»se esperaba un registro de predicado-como-contador en vez de un predicado-como-máscara en el operando %dse esperaba un registro de predicado-como-máscara en vez de un predicado-como-contador en el operando %dse esperaba un registro para el operando %dse esperaba un registro o una lista de registros para el operando %dse esperaba un registro de escalar SIMD o de coma flotante para el operando %dse esperaba una lista de registros sencillos en el operando %d -- «%s»se esperaba un registro vectorial o de predicado para el operando %dse esperaba un registro vectorial para el operando %dse esperaba una expresión de direcciónse esperaba alineamiento tras tamañose esperaba un registro vectorial SIMD avanzado para el operando %dse esperaba un registro de predicado SVE para el operando %dse esperaba un registro de predicado-como-contador SVE para el operando %dse esperaba un registro vectorial SVE o de predicado para el operando %dse esperaba un registro vectorial SVE para el operando %dse esperaba un registro vectorial SVE o una rodaja de matriz ZA para el operando %dse esperaba un registro entero o un registro de predicado para el operando %dse esperaba un registro entero o de puntero a pila para el operando %dse esperaba un registro entero o un registro vectorial para el operando %dse esperaba un registro entero o cero para el operando %dse esperaba un registro entero o un registro vectorial SIMD avanzado para el operando %dse esperaba un registro entero o un registro vectorial SVE para el operando %dse esperaba un registro entero de vector o de predicado para el operando %dse esperaba una matriz ZA sin sufijo en el operando %dse esperaba un paréntesis de cierrese esperaba una comase esperaba una coma tras «%s»se esperaba coma después del nombre de la instrucciónse esperaba coma después del código de operación mayorse esperaba una coma tras el nombrese esperaba una coma después del nombre «%s»coma esperada tras nombre «%s» en directiva .localentryse esperaba una coma tras el nombre «%s» en la directiva .sizese esperaba una coma tras el nombre en .symverse esperaba una coma tras el nombre en .vtable_entryse esperaba una coma tras el nombre en .vtable_inheritse esperaba coma después del modo de registrose esperaba coma después del número de registrose esperaba una coma tras el nombre del símbolose esperaba una coma tras el nombre-de-símbolo: el resto de la línea se descarta.se esperaba coma o dos puntos tras nombre del símbolo; se descarta el resto de la línease esperaba separador de comase esperaba una expresión constante como primer argumento de %sse esperaba expresión constante, se obtuvo %sse esperaba constante en el rango 2..16se esperaba constante o nombre de registro como argumento de insn RPTse esperaba un valor constante como argumento de RPTse esperaba cadena entre comillas dobles como argumento del pseudo-operador .base64se esperaba un tipo de elemento en vez de un tipo de vectorse esperaba una expresiónse esperaba expresión, se obtuvo %sfalta el patrón de relleno esperadose esperaba que el primer argumento de %s estuviera en el rango 1-4se esperaba índicese esperaba una constante numéricase esperaba un operando para el literal generadose esperaba una cadena entre comillasse esperaba un registrose esperaba registro como segundo argumento de %sse esperaba una lista de registrosse esperaba nombre de registro o constante como primer argumento de %sse esperaba un número simplese esperaba un símbolose esperaba un nombre de símbolose esperaba un modo de direccionamiento válido para mova: "@(disp, ea.sz),ERn"se esperaba que el primer argumento de %s cupiera en 20 bitsse esperaba }esperando %c cerca de %sse esperaba )se esperaba ]se esperaba `)' tras factor de escala en «%s»se esperaba `,' ó `)' tras registro base en «%s»se esperaba `,' ó `)' tras registro índice en «%s»se esperan operandos delimitados por comasse esperan operandos de registro delimitados por comasse espera ON u OFF tras .listse esperaba un registro índice o un factor de escala tras `,'; se obtuvo '%c'se esperaba una instrucción de bifurcación indirecta después de «bnd»se espera registro indirecto `($rA)'se espera registro indirecto `($rX)'se espera una instrucción bloqueable tras `lock'se esperaba un mnemónico; no se obtuvo nadaesperando cadena de código de operación en modo de autopruebase esperaba un operando después de ','; no se obtuvo nadase esperaba un operando antes de ','; no se obtuvo nadase esperaba un prefijo; no se obtuvo nadase espera un registrose esperaba un factor de escala de 1, 2, 4 u 8: se obtuvo «%s»se esperaba una instrucción de bifurcación válida después de «bnd»se esperaba {expr demasiado grandela expresión .abiversion no evalúa a una constantela expresión no cabe en BYTEla expresión no cabe en WORDerror de expresiónexpresión demasiado ompleja como para ser resuelta o convertida en reubicacionesla expresión debe ser constanteexpresión fuera de rango: se cambia por defecto a 0expresión fuera de rango: se cambia por defecto a 1expresión demasiado complejaGPR extendido no se puede usar como base/índicela instrucción extendida en una ranura de retardo de ramainstrucción extendida en ranura de retardose solicitó un operando extendido pero no se necesitano está permitido extender el desplazamientoextensión «%s» no reconocidala extensión no se aplica a la arquitectura basese descartan los argumentos extra de .LABEL.caracteres extra «%s» al final de la expresión constante «%s»caracteres extra «%s» al final de la expresión inmediata «%s»caracteres extra «%s» al final del operando «%s»caracteres extra «%s» al final del operando absoluto «%s»llave de cierre extrados puntos extracoma extrapunto extrallave de apertura extrase descarta los elementos extra en la líneacaracteres extraños al final de tipo de sección numéricodesplazamiento extraño como parte del operando para la insn de desplazamientofalló para %d
la inspección sanitara de registros generales ha fallado.la inspección sanitaria de regnum ha fallado.la inspección sanitaria ha falladola inspección sanitaria ha fallado.la inspección sanitaria ha fallado: long_jumpla inspección sanitaria ha fallado: short_jumpla inspección sanitaria de la insn case especial ha falladofallo al ensamblar la instrucción: «%s»no se han podido interpretar las marcasfallo al leer la table de instrucciones %s
no se han podido establecer las opciones para «%s»: %sno se han podido establecer subsecciones por símbolosfalló al establecer la información de depuración: %s.file falso tras realla frecuencia de caída debe ser mayor a 0el campo fx_size es demasiado pequeño para contener %luel tamaño del campo debe ser 16 cuando el valor es reubicablevalor del campo «%s» demasiado complejo para un campo de bitsse trunca valor del campoanchura de campo «%s» demasiado compleja para un campo de bitsanchura de campo %lu demasiado grande para encajar en %d byte: se trunca a %d bitsanchura de campo %lu demasiado grande para encajar en %d bytes: se trunca a %d bitsquintoel fichero terminó con un bloque IT abierto.el fichero terminó con un bloque VPT/VPST abierto.no se encontró el fichero: %snúmero de fichero menor que unola ranura de tabla de ficheros %u ya está ocupada por un fichero diferente (%s%s%s vs %s%s%s)el fichero se compiló asumiendo que todos los datos estarán en la región baja de la memoria, pero se está usando la región altael fichero se compiló asumiendo que todos los datos estarán en la región alta de la memoria, pero se está usando exclusivamente la región bajael fichero se compiló para ISA 430 pero se ha seleccionado ISA %sel fichero se compiló para ISA 430X pero se ha seleccionado ISA 430el fichero se compiló para modelo de memoria grande, pero se ha seleccionado modelo de memoria pequeñael fichero se compiló para modelo de memoria pequeña, pero se ha seleccionado modelo de memoria grandeel nombre de fichero sobrepasa el límite de una páginapattrón de relleno demasiado largo; se trunca a %uprimeroel primer y segundo operandos deben ser el mismo registroel primer operando es número de coma flotanteel primer operando es demasiado grande para entero con signo de 16 bitsel primer operando es demasiado grande para un desplazamiento de 24 bitsel primer registro debe ser r4el primer registro de transferencia debe ser parno se movieron todas las composturas de %sse esperaba una opción para la instrucción {c}psrmarca discordanteel registro flotante debería ser par, era %del formato float16 no puede establecerse más de una vez; se descarta.los argumentos de coma flotante están en los registros de coma flotanteconstante de coma flotante demasiado grandenúmero de coma flotante inválidonúmero de coma flotante inválido; se asume cerorequerida expresión de coma flotanteregistro de coma flotanteformato = %s
los nombres de formato solo son válidos dentro de agregadosse encontró %d operando para «%s»:  Se esperaban %dse encontraron %d operandos para «%s»:  Se esperaban %dencontrado `%c'; se esperaba: `%c'se ha encontrado «%sd»; se asume que se quería decir «%sl»cuarto¡Registro fr_mem antes del registro de región!fr_var %lu < longitud %dfr_var (%ld) < longitud (%d)valor de bits de fracción fuera de rangose esperaba un registro de marco; se usa $%d.tamaño del marco especificado dos veces¡Registro frgr_mem antes del registro de región!la unidad funcional ya está enmascaradaunidad funcional ya enmascarada para el operando %u de '%.*s'la unidad funcional ya está en uso en este paquete de ejecuciónavisos de carácter multibyte adicionales suprimidosg?csrxchg requiere rj != r0 && rj != r1se descarta la basura tras la especificación del índicebasura al final de la líneabasura a continuación de la instruccióngas no entiende su objetivo de configuración %sregistro generalregistro de propósito generalgenera código PICgenerando «iret» de 16 bits para directiva .code16gccgenerando «%s» de 32 bits, a diferencia de versiones anteriores de gasget_expanded_loop_offset: código de operación inválidoginsn no admitido en objetivo¡Registro gr_gr antes del registro de región!¡Registro gr_mem antes del registro de región!no se especificó el nombre de grupo para SHF_GROUPnombre de grupo no analizablela sección de grupo «%s» no tiene firma de grupohandlerdata en un marco cantunwindconflictos de coma flotante hardware con la fpu especificadadivisión de hardwareextensión de bucle hardwaretener el registro base en la lista de registros al usar retroescritura es IMPREDECIBLEaquí está el "else" del condicional sin terminaraquí está el anterior ".else"aquí está el anterior ".if"aquí está el comienzo del condicional sin terminarse utilizó una reubicación hi() en una instrucción que no la admitese utilizó una reubicación hi0() en una instrucción que no la admitese pusieron los bits altos en la expresión de lista de registrosno se puede usar la sugerencia en la unidad Bla sugerencia en la unidad B se puede tratar como nophint.b puede tratarse como nopno se debe usar hint.bse esperaba un registro de control iWMMXtse esperaba un registro de datos o de control iWMMXtse esperaba un registro de datos iWMMXtse esperaba un registro escalar iWMMXtidentificador+constante@%s significa identificador@%s+constantesi el registro de retroescritura está en la lista, debe ser el registro más bajo en la listase descarta sufijo «.d32» a causa de «{disp<N>}» previose descarta sufijo «.dB» a causa de «{disp<N>}» previose descarta sufijo «.s» a causa de «{%s}» previoignorando intento de redefinir símbolo «%s».se descarta el intento de redefinir el registro interno «%s»se ignora el intento de redefinir el símbolo %sse descarta el intento de suprimir la definición del registro interno «%s»se descarta el intento de usar .unreq en un nombre de registro fijo: «%s»se descarta el alineamiento incorrectose descartan los atributos de sección cambiados para %sse descarta el tipo de sección cambiado para %sse descarta el delimitador '-rename-section' extra ':'se descarta el valor de relleno en la sección absolutase descarta el  valor de relleno en la de sección «%s»se descarta el tipo de sección incorrecto para %sse descarta la especificación '-rename-section' no válida: '%s'se descarta la salida de macro fuera de una definición de macro.se descartan los operandos: %s se descarta el máximo alineamiento fuera de rangose descarta la redefinición del alias de registro «%s»iif convierte pcrel/binario internoiif convierte a pcrel/puntero internotamaño de reubicación %s ilegal: %ddirectiva .stab%c ilegal, carácter incorrectoexpresión .stabx ilegal; se asume cerodoble indirección ilegalexpresión ilegaloperando de registro inmediato ilegal %sreferencia indirecta ilegalcódigo de operación %s ilegal para la mcu %scódigo de operación ilegal para zve32xoperando ilegaloperando ilegal - se encontró un nombre de registro donde no se esperaba ningunooperandos ilegalesprefijo ilegal utilizado con VEX/XOP/EVEXrango ilegal de versiones de hardware objetivoregistro ilegal tras @registro ilegal tras @-se incluyó un registro ilegal en la listanúmero de registro ilegaluso ilegal de recurso en el agregadoimm3imm5 debe ser >= 2el inmediato 0 no se puede usar aquíse esperaba un inmediato 1 o 2el inmediato no puede moverse mediante una instrucción sencillala constante inmediata es válida tanto como patrón de bits como valor de coma flotante (utilizando el valor de fp)e xpresión inmediata requiere un prefijo #el inmediato tiene bits puestos fuera del tamaño del operandoel inmediato no está alineado a 16 bitsel inmediato no está alineado a 32 bitsel inmediato no es una potencia de dosel inmediato está fuera de límitesel inmediato debe ser 1 o 2el inmediato tiene que ser múltiplo de 2 en el rango de +/-[0,254]el inmediato tiene que ser múltiplo de 4 en el rango de +/-[0,508]el inmediato tiene que ser múltiplo de 8 en el rango de +/-[0,1016]el inmediato debe ser 1, 2, 4 u 8el inmediato tiene que estar en el rango de +/-[0,127]el desplazamiento inmediato no está alineado a 2 bytesel desplazamiento inmediato no está alineado a 4 bytesel desplazamiento inmediato está fuera de rangose esperaba un operando inmediato en el rango [1,16]se esperaba un operando inmediato en el rango [1,8]operando inmediato ilegal con salto absolutoel operando inmediato no coincideel operando inmediato es demasiado grandeoperando inmediato requeridoel operando inmediato requiere iWMMXt2la suma de los operandos inmediatos es mayor que 32inmediato fuera de rangoinmediato fuera de rango para insertinmediato fuera de rango para la operación de estrechamientoinmediato fuera de rango para desplazamientoinmediato fuera de rango; debe encajar en 32 bitsinmediato demasiado grande (mayor que 0xF)valor inmediatovalor %d inmediato fuera del rango %d a %dvalor inmediato %llu fuera del rango desde %u hasta %luvalor inmediato %u fuera del rango desde %u hasta %uvalor inmediato 0x%x truncado a 0x%xse esperaba valor inmediato 48 o 64el valor inmediato está fuera de rangoel valor inmediato debe ser 16, 20, 24, 28el valor inmediato debe ser múltiplo de %d en el operando %d «%s»valor inmediato no permitido cuando origen y destino difierenvalor inmediato fuera de rangovalor inmediato fuera de rango valor inmediato fuera de rango, se esperaba el rango [0, 16]valor inmediato fuera de rango, se esperaba el rango [1, 32]se esperaba cero inmediatodesplazamiento de prefetch impropio (%ld)argumentos inapropiados para el código de operación «%s»argumentos inapropiados para el código de operación «%s»opción incompatible %i en la directiva de líneatipos incoherente en la instrucción Neonutilizaciones inconsistentes de .cfi_sectionscondición incorrecta en bloque ITcondición incorrecta en bloque VPT/VPSTformato incorrecto para instrucción paralela de multiplicaciónnúmero de operandos dados incorrecto en la primera instrucciónnúmero de operandos dados incorrecto en la segunda instrucciónregistro incorrecto `%s%s' utilizado con el sufijo `%c'registro incorrecto en la lista de registrosnúmero de registro incorrecto, se descartalos registros de índice y destino deberían ser distintosel índice debe ser 0 o 1el índice tiene que estar en el rango de 0 a 23índice no permitido dentro del listado de registrosregistro de índiceel registro de índice se solapa con el registro de transferenciavalor de índice demasiado grande para %sel registro indexado debe ser menor que 16el registro indexado tiene que ser menor que 8se esperaba un registro vectorial indexado%s indirecta sin `*'`%s' indirecto con operando de memoria debería evitarsela dirección de puerto de entrada/salida no está permitida con «%s»las insn no se pueden combinar con insn de procesamiento paralelolas insns no se pueden combinar con las que no son nopxlas insns no se pueden combinar con las que no son nopyla insn no se pueden combinar con pmulsnombre de insn: %s	formato: %s	error de sintaxisnombre de insn: %s
formato: %s
macro: %s	error de sintaxisnombre de insn: %s
formato: %s
queremos macro pero la macro es NULLla instrucción %s no puede estar a continuación de otra instrucción E/S.la instrucción %s no puede estar a continuación de otra instrucción de acceso a memoria.la instrucción %s requiere %d operandola instrucción %s requiere %d operandosla instrucción %s requiere MSP430X mcula instrucción %s requiere una expresión absolutala instrucción %s requiere activar la extensión AUDIOla instrucción %s requiere activar las extensiones DIV & DX_REGSla instrucción %s requiere activar la extensión DX_REGSla instrucción %s requiere activar la extensión FPUla instrucción %s requiere activar la extensión FPU_DPla instrucción %s requiere activar la extensión FPU_MACla instrucción %s requiere activar la extensión FPU_SPla instrucción %s requiere activar la extensión STRINGla instrucción %s requiere activar la extensión dspla instrucción %s requiere activar la extensión de rendimientola instrucción %s requiere activar la extensión de rendimiento IIla instrucción %s requiere activar la extensión zolla instrucción %s.a no existeinstrucción %s: el resultado es siempre falsoinstrucción %s: el resultado es siempre verdaderola instrucción '%.*s' no puede ser predicadala instrucción «%s» no se puede ejecutar en paralelo.la instrucción «%s» solo es para el M32R2la instrucción «%s» solo es para el M32RXla instrucción «%s» tras «xacquire» no está permitidala instrucción «%s» no está admitida fuera de modo protegido.la dirección de la instrucción no es múltiplo de %dla dirección de la instrucción no es un múltiplo de 16la dirección de la instrucción no es múltiplo de 2la dirección de la instrucción no es múltiplo de 8la instrucción no puede ser condicionalla instrucción no puede operar con pares de valoresla instrucción no acepta el direccionamiento relativo a PCla instrucción no acepta el direccionamiento preindexadola instrucción no acepta índice de registrola instrucción no acepta el índice de registro escaladola instrucción no acepta este modo de direccionamientola instrucción no acepta el direccionamiento sin indexarla instrucción no permite un índice desplazadola instrucción no admite el direccionamiento sin indexarla instrucción no admite retroescriturala instrucción no toma un tipo de bloqueforma de la instrucción no disponible en esta arquitectura.la instrucción accede implícitamente a R31 de la carga anterior.la instrucción es siempre incondicionalla longitud de %u bytes de la instrucción excede el límite de 15a la instrucción le falta el código de predicación de vector MVE.mnemónico de instrucción demasiado largo: %sno se permite la instrucción en el bloque ITno se permite la instrucción en el bloque VPTla instrucción no se admite en modo Thumb16la instrucción requiere etiquetala instrucción requiere una etiqueta o valor en el rango -511:512la instrucción requiere una etiqueta sin '$'la instrucción requiere un índice de registrola secuencia de instrucciones (write a0, branch, retw) puede activar errores de hardwarelas instrucciones escriben al mismo registro de destino.operando entero fuera de rangose esperaba registro entero en el registro de operando extendido/desplazadose esperaba registro entero en el registro de operando desplazadoconfusión interna: reubicación en una sección sin contenidoerror internoerror interno en interpretación de argumentoerror interno: [%s] código inesperado [%lx] en símbolo «frob»error interno: ID %d de propiedad de fichero incorrectoerror interno: código op microMIPS incorrecto (longitud eincorrecta: %u): %s %serror interno: código de operación microMIPS incorrecto (código de operación/longitud incoherente): %s %serror interno: índice de sección base fuera de rangoerror interno: no se puede exportar el tipo de reubicación %d («%s»)error interno: no se puede instalar la reparación para el tipo de reubicación %d («%s»)error interno: no se puede conseguir símbolo de alineamientoerror interno: la corrección no está contenida en un fragmentoerror interno: fallaron los operandos lookup/geterror interno: se pierde el código de operación: «%s» «%s»
error interno: más símbolos «mach-o» indirectos que los esperadoserror interno: reubicación %d («%s») no admitida por el formato del fichero objetoerror interno: formato dwarf2 desconocidoerror interno: atributo de instrucción desconocido: 0x%08xerror interno: estado de comprobación de nop desconocidoerror interno: nombre de opción desconocido '%s'Error interno: todavía no tenemos etiqueta internaerror interno; incapaz de generar reubicación «%s»¿error interno? no se puede generar la reubicación «%s»¿Error interno? incapaz de generar la reubicación «%s» (%d, %d)fallo interna en parse_register_listinconsistencia interna en %s: bdap.w sin ningún símboloinconsistencia interna en %s: bdapq no símboloproblema de inconsistencia interna en %s: %lxproblema de inconsistencia interna en %s: ext. insn %04lxproblema de inconsistencia interna en %s: fr_subtype %dproblema de inconsistencia interna en %s: fr_symbol %lxproblema de inconsistencia interna en %s: insn %04lxproblema de inconsistencia interna en %s: símbolo resueltoproblema de inconsistencia interna: se llamó a %s para %d bytesreubicación interna (tipo: IMMEDIATE) no corregidainterno: BFD_RELOC_MMIX_BASE_PLUS_OFFSET no resuelto a seccióninterno: expresión GREG no resuelta a seccióninterno: valor CFA incorrecto #%dinterno: clase CSR RISC-V incorrecta (0x%x)interno: código de operación RISC-V  incorrecto (bit 0x%llx indefinidos o no válidos): %s %sinterno: código de operación RISC-V incorrecto (error de máscara): %s %sinterno: código de operación RISC-V incorrecto (tipo desconocido de operando `%s'): %s %sinterno: espec privilegiado de RISC-V incorrecta (%s)interno: código de operación mips incorrecto (bits 0x%08lx definidos): %s %sinterno: código de operación mips incorrecto (bits 0x%08lx definidos doblemente): %s %sinterno: código de operación mips incorrecto (bits 0x%08lx indefinidos): %s %sinterno: código de operación mips incorrecto (error de máscara): %s %sinterno: reubicación incorrecta #%dinterno: ensamblador descompuesto.  No se intentó ensamblarinterno: %s duplicadointerno: argumento de macro inválido «%s»interno: macro %s no implementadainterno: hay un mmix_prefix_name pero es un prefijo vacíointerno: se esperaba el argumento '%d' para msp430_object_attributeinterno: tipo de relajación inesperado %d:%dinterno: etiqueta %s sin manejarinterno: tipo de argumento desconocido «%s»interno: tipo de operando desconocido: %s %sinterno: número de reubicación RISC-V %d no admitidoreubicación_interna (tipo: OFFSET_IMM) no corregidael vector de interrupción para la instrucción trap está fuera de rangoetiqueta %% no válida en el código de operación BPF «%s»
opción %s no válida para cpu %sreubicación %s no válida contra registrovalor de -malign-branch-boundary= no válido: %svalor de -malign-branch-prefix-size= no válido: %sopción -malign-branch= no válida: «%s»opción -march= no válida: «%s»opción -mavxscalar= no válida: «%s»opción -mevexlig= inválido: «%s»opción -mevexrcig= no válida: «%s»opción -mevexwig= no válida: «%s»opción -mfence-as-lock-add= no válida: «%s»opción -mlfence-after-load= no válida: «%s»opción -mlfence-before-indirect-branch= no válida: «%s»opción -mlfence-before-ret= no válida: «%s»opción -mmnemonic= no válida: «%s»opción -momit-lock-prefix= no válida: «%s»opción  -moperand-check= no válida: «%s»opción -mrelax-relocations= no válida: «%s»opción -msse-check= no válida: «%s»opción -msyntax= no válida: «%s»opción -mtls-check= no válida: «%s»opción -mtune= no válida: «%s»opción -mvexwig= no válida: «%s»opción -mx86-used-note= no válida: «%s»arquitectura <arq> en --march=<arq> no válida: %svalor de @slotcount inválidodesplazamiento de tipo B inválido (%+lld)expresión BSPEC no válidadesplazamiento de tipo CB inválido (%+lld)desplazamiento de tipo CJ inválido (%+lld)CSR no válido «%s» para la especificación privilegiada «%s»CSR no válido «%s»; necesita extensión «%s»CSR no válido «%s»; necesita extensión «h»CSR no válido «%s»; necesita extensión rv32iregistro Hi inválido con inmediatoINST no válida en la línea de órdenes: %sdesplazamiento de tipo J inválido (%+lld)expresión LOC no válidaconfiguración NaN -mnan=%s no válidaoperando relativo al PC inválidoexpresión PLT no válida «%s»número de registro Rt no válido en carga/almacenamiento de 64 bytesdirección SIB no válidadirección VSIB no válidaWakeOnStatus %ld no válidoDirección XFR WideBus %ld no válidamatriz ZA no válidaprefijo «%s» inválidoabi -mabi=%s inválidoregistro acumulador no válidodirección no válidamodo de direccionamiento no válidoextensión de arquitectura no válidaarquitectura no válida -A%sarquitectura -xarch=%s no válidaarquitectura -z%s no válidaopción de arquitectura -m%s no válida, se descartaargumento «%s» inválido para -fdebug-prefix-mapintento no válido de declarar un nombre de versión externo como predeterminado en el símbolo «%s»argumento de auto-litpool-limit inválidoargumento de auto-litpool-limit inválido (el rango es 100-10000)tipo de barrera no válidoel registro de base no válidoregistro base inválido para el desplazamiento del registrooperando de bifurcación inválidodesplazamiento de byte de bifurcación inválidonompre de operación de caché inválidocarácter inválido %s al inicio de operando %d «%s»se ha encontrado el carácter inválido %#x dentro de la cadena .base64caracter inválido %s antes del operando %dcarácter inválido %s en el mnemónicocarácter inválido %s en el operando %dse ha encontrado el carácter inválido '%c' dentro de cadena .base64caracteres inválidos en la entradaoperando de coprocesador no válidocondición no válidacódigo de condición inválido «%s»nombre de código de condición inválidola opción de configuración «%s» no es válida en la regla de transición «%s»constante no válidaconstante no válida (%lx) después de la correccióndesplazamiento de tabla constante inválido %ldconstante no válida: la expresión de %d bits no está en el rango %d..%dconstante no válida: la expresión de %d bits no está en el rango %u..%uconstante no válida: %d no es un entero alineado a palabraconstante no válida: la expresión de 10 bits no está en el rango [-2^9, 2^9-1]invalida constante: la expresión de 20 bits no está en el rango -2^19..2^19-1constante no válida: la expresión de 25 bits no está en el rango [-16777216, 16777215]constante no válida: la expresión de 32 bits no está en el rango [-0x80000000, 0x7fffffff]constante no válida: la expresión de 32 bits no está en el rango [0, 0xffffffff]constante no válida: la expresión de 32 bits no está alineada a palabraconstante no válida: la expresión de bit no está definidanombre de registro de control inválidotamaño de dato %d inválidotamaño de desplazamiento por defecto «%s» inválido. Se cambia a %d por defecto.operando de memoria destino no válidoregistro destino no válidolistado de registros destino no válidounidad destino no válidaselector de elemento inválidocombinación no válida del tamaño del elemento %d y del tamaño del vector %cbucle vacío inválidoexpresión no válida para el operando %i en «%s»expresión no válida en load/store múltiplesexpresión no válida en la direcciónopción no válida «%s»tipo de números de coma flotante no válido «%s»constante de coma flotante no válidaregistro cuarto inválidotamaño de marco inválidoexpresión hvc no válidaidentificador inválido para ".ifdef"inmediato inválidoposición de campo inmediato no válidainmediato inválido para el cálculo de la dirección (valor = 0x%08lX)inmediato inválido para el cálculo de la dirección de la pilatamaño inmediato inválidovalor inmediato inválidoinmediato inválido: %ld está fuera de rangotamaño de índice inválido para «coldfire»tamaño de registro indirecto inválidoinstrucción no válida «%s» después de «%s»instrucción no válida para esta arquitectura; necesita aspecto de la instrucción no válidose ha seleccionado un tamaño de instrucción no válido (%d)sufijo de instrucción no válidoúltima instrucción no válida para bucle con sobrecarga cerolongitud no válida para la directiva .scommopción de listado no válida `%c'constante literal no válida: el conjunto necesita estar más cercalrlive no válida '%lu'máquina no válida «%s»modo no válido de máquina «%s»operando de memoria no válidomezcla / tamaño de entidad de cadena no válido(s)modo inválidoregistro de dirección movx inválidoregistro dsp movx inválidoregistro de dirección movy inválidoregistro dsp movy inválidosufijo neon inválido para instrucción que no es neonnúmero inválidonúmero no válido de registros en la lista en el operando %d -- `%s'expresión de desplazamiento no válidael registro de desplazamiento no válidodesplazamiento inválido, el objetivo no está alineado a palabra (0x%08lX)desplazamiento inválido, valor demasiado grande (0x%08lX)código de operación inválidocódigo de operación «%s» inválido en la regla de transición «%s»operando inválidooperando inválido (sección %s) para «%s»operando inválido (sección %s) para «%s» al establecer «%s»operando inválido en ldmoperando inválido en stmmodo de operando inválido para esta arquitectura; necesita 68020 o superioroperando inválido de ()+operando inválido de -()operando inválido de S^#se solicitó un tamaño de operando inválidooperando inválido para la directiva .code (%d) (se esperaba 16 o 32)operando inválido para el código de operación %s: «%s»operandos inválidosoperandos inválidos (secciones %s y %s) para «%s»operandos inválidos (secciones %s y %s) para «%s» al establecer «%s»operandos inválidos para op «cross-unit»operandos inválidos para el código de operaciónoperandos inválidos para el código de operación %s: «%s»codificación no válida o no admitida en .cfi_lsdacodificación no válida o no admitida en .cfi_personalitydirección relativa a pc no válidadesplazamiento de pcrel_hi inválido (%+lld)registro de rendimiento inválidonombre de operación pref inválidooperación de precarga no válida (IR no es válida para esta variante de la instrucción)prioridad no válida '%lu'pseudo operación no válidaregistro quickrot especificado no válidounidad quickrot especificada no válidarango no válido en listado de registros de vectorregistro no válidoregistro «%s» inválido para la instrucción «%s»expresión de registro inválidaregistro para acceso de memoria inválidolista de registros no válidalista de registros no válida para el operando %dlista de registros no válida para la instrucción push/popmáscara de registro no válidanombre de registro inválidonúmero de registro inválido (%ld) para «%s»número de registro (%ld) inválido para la instrucción «%s»número de registro inválido: %d no está en [r0--r7]operando de registro no válidooperando de registro inválido Nº1operando de registro inválido Nº2operando de registro inválido Nº3operando de registro inválido Nº4tamaño de operando de registro no válido para «%s»operando de registro inválido: %srango de registros no válidoavance de registro inesperado en el operando %d -- «%s»registro inválido: r15 ilegalresultado de fragmento de relajación inválidoexpresión de reubicación no válidareubicación no válidareubicación no válida %s para el campoexpresión de reubicación no válidareubicación para instrucción '%s' no válidareubicación no válida para el camporeubicación no válida para la instrucciónreubicación no válida para el operando %d de «%s»reubicación no válida para el operando %i de «%s»reubicación no válida en la ranura de instrucción %irotación no válidamodo de redondeo no válidoel registro escalar inválido en listadosegmento no válido «%s»desplazamiento inválidodesplazamiento inválido para el modo de direccionamiento de desplazamiento de registrooperador de desplazamiento no válidovalor de desplazamiento inválido: %ldoperando inmediato de coma flotante en forma corta no válidotamaño de nop sencilla no válido: %d (se esperaba dentro de [0, %d])expresión smc no válidaoperando de memoria origen no válidoregistro origen no válidolistado de registros origen no válidounidad origen no válidasufijo inválidosufijo inválido tras registro.expresión swi no válidainterruptor -m%s inválidooperando simbólico inválidosintaxis inválidasintaxis no válida para la directiva .dnsintaxis no válida para la directiva .qnsintaxis no válida para directiva .regsintaxis no válida para directiva .unreqnombre de registro de sistema inválidoversión de hardware objetivo inválidatipo no válido para conjunto de literalesvalor de operando no extendido inválidocódigo de operación de desenredo inválidoempleo no válido de "=inmediato"uso inválid de la reubicación %sutilización no válida de 'MSL'utilización no válida de 'MUL'utilización no válida de desplazamiento de registro de 32 bitsutilización no válida de desplazamiento de registro de 64 bitsuso inválido del operador «%s»utilización no válida de registro vectorialvalor inválido para el registro de propósito especialtamaño de grupo de vectores no válidoel registro vectorial inválido en listadonombre de registro vectorial no válidonombre de versión «%s» no válido para el símbolo «%s»marca de escritura no válida «%s»máscarada cero no válida `%s'valor de is_stmt distinto de 0 y 1número isa menor que ceroel salto no está a 3..10 bytes (es %d)relleno de nop sobre jump fuera de rangoobjetivo del salto fuera de rangoobjetivo de salto fuera de rango; trampolín encontrado no utilizablesalto a un símbolo dentro de otro modo ISAsalto a una dirección mal alineada (0x%lx)«%s» basura tras la expresión«%s» basura tras registrobasura tras operando %u de '%.*s'basura al final de la línea; el primer carácter no reconocido es `%c'basura al final de la línea; el primer carácter desconocido tiene el valor 0x%xbasura al final de la línea: «%s»basura al final de la línea: «%s»basura al final de la cadena de la máquina; el primer carácter no reconocible es «%c»basura encontranda tras instrucción: %s.%sla debe utilizar con símbolo. «%s»la utilizada para cargar direcciones de 64 bits; se recomienda usar en lugar dlaetiqueta "$%d" redefinidaetiqueta "%ld$" redefinidala etiqueta %s no se definió en esta sección «dwarf»etiqueta tras '||'etiqueta tras predicadola etiqueta no está al inicio del paquete de ejecuciónlas etiquetas no son válidas dentro de agrupacionesfalta la etiquetafalta la etiqueta  el último registro debe ser r7ldr al registro 15 debe estar alineado a 4-bytesldrd/strd requiere un par de registros par:imparel operando lib128 es un símbolo indefinido: %sel operando izquierdo es un «bignum» (número grande); se asume el entero 0el operando izquierdo es un número de coma flotante; se asume el entero 0longitudno se necesita la longitudlongitud de .lcomm «%s» ya es %ld. No modificado a %ld.desbordamiento de li: hi32:0x%x lo32:0x%xla etiqueta li rd no está en formato de instrucción correctoABI de libbfd no coincidentelínea %d: rep o repi debe incluir por lo menos 4 instruccioneslínea %d: tipo de reubicación desconocido: 0x%xel número de línea (%d) para la directiva .stab%c no cabe en el campo de índice (20 bits)los números de línea deben ser positivos; número de línea %d rechazadoel registro de enlazamiento debe estar dentro de un registro numerado bajola unidad del registro de enlazamiento debe ser una de %sfalló la inserción en el conjunto de literalesse requiere la ubicación del conjunto de literales para text-section-literals; especifique con .literal_positiondesbordamiento en el conjunto de literalesla referencía a literal atraviesa frontera de secciónLos modos de direccionamiento lk son inválidos para direccionamiento de registros mapeados en memoriala pseudo instrucción lmi no debería emplear una etiqueta en el campo immse requiere registro lose utilizó una reubicación lo() en una instrucción que no la admitese carga el mismo registro en la operación paralelala etiqueta local «%s» no está definidaetiqueta local demasiado grande cerca de %sse requiere un salto largoun bucle que contiene menos de tres instrucciones puede activar errores de hardwarela constante de contador de bucle %ld está fuera del rango [1..%d]el final de un bucle demasiado cerca de otro final de bucle puede activar errores de hardwareel objetivo del bucle no sigue la instrucción de bucle en la secciónbucle: desplazamiento de 32 bits no compatiblese esperaba registro bajo (r0-r15), no '%.100s'descartados los 16 bits inferiores de la máscaraexpresión lui no en el rango 0..1048575se seleccionaron características tanto de m68k como de cfmacro %s aún no implementadainstrucción macro expandida en un tamaño de instrucción incorrecto dentro de una ranura de retardo de bifurcación de 16 bitsinstrucción macro expandida en un tamaño de instrucción incorrecto dentro de una ranura de retardo de bifurcación de 32 bitsinstrucción macro expandida en instrucciones múltiplesinstrucción macro expandida en instrucciones múltiples en una ranura de retardo de bifurcaciónmacro invocada desde aquíla macro requiere el registro $at mientras noat está en efectola macro requiere $at mientras $at está en usomacro utilizada $at después de ".set noat"macros anidadas con demasiada profundidadel código de operación mayor no está ordenado para %scódigo de operación mayor no dentro del rango [0x%02x - 0x%02x]lista de registros malformada en push/popmáscara no sobre operando destinola máscara recorta los bits del código de operación para %slos registros de máscara, índice y destino deben ser distintoslos registros de máscara, índice y destino deberían ser distintoscasando operandos con código de operaciónvalor md5 demasiado pequeño o no es una constantemd5_stream ha falladomd_apply_fix: r_type 0x%x desconocido
md_apply_fix: tipo de reubicación 0x%x desconocido
md_estimate_size_before_relax
destino de memoria requerido para la instrucción `%s' tras `xrelease'código de operación menor no dentro del rango [0x00 - 0x3f]destinos de bifurcación desalineadosdatos desalineadosdesplazamiento desalineadono hay coincidencia entre el tamaño del código de operación y el tamaño de operandono hay coincidencia entre el registro y el sufijodiscordancia del formato «%s»: #ranuras = %d, #códigos de operación = %d.eb sin coincidencialos tipos de elementos/estructuras no coinciden en la listaparéntesis sin coincidencia.procend mal ubicadooperando PIC mal ubicadofalta '%c'falta ')'falta ']'falta +falta .end falta .end al final del ensambladofalta .end o .bend al final del ficherofalta .endp antes de .cfi_startprocfalta .fnstart antes de directiva de desenrolladofalta .funcfalta .procfalta =faltan las opciones CPSfalta el nombre de la DSP «%s»falta el tamaño de la matriz ZAfalta [falta ]falta `)'falta `)' tras los formales en la definición de la macro «%s»falta `.end'falta `]'falta `lock' con «%s»falta `}'falta `}' en «%s»falta '}' o ',' en pseudosufijofalta el nombre de abi «%s»falta el alineamientofalta indicio de alineamientofalta la extensión de la arquitecturafalta el nombre de la arquitectura «%s»falta un argumentoargumento ausente para la directiva %s_checkfalta el separador de argumentos ',' para .cpsetupfalta tipo de bloquefaltan las llaves para el operando %dfalta contador de rupturasfalta argumento de la llamadafalta firma de la llamadafalta la clasefalta comilla de cierre; (se asume)falta «"» de cierrefalta `%c' de cierrefalta llave de cierrefalta paréntesis de cierrefalta comafalta coma tras la constante insn
falta coma o dos puntosfalta el código de condición en directiva de control estructuradafalta la arquitectura de cpufalta el nombre de cpu «%s»falta dofalta el tamaño del elementofalta el nombre del modo de emulaciónfalta expresiónfalta expresión para la anchura del papelfalta expresión en directiva .abiversionfalta expresión en directiva localentryfalta expresión en la directiva .sizefaltan indicadores: se requiere uno de entre 'P', 'N' o 'Z'falta el nombre de la fpu «%s»falta el tamaño del marcofalta el sufijo horizontal o vertical en el operando %dfalta expresión inmediatafalta desplazamiento inmediatofalta etiquetala ausencia de la etiqueta «%s» en la función «%s» puede dar como resultado a cfg imprecisafalta expresión localfalta índice localfalta mezcla / tamaño de entidad de cadena; se asume 1falta el parámetro del modelofalta el nombrefalta desplazamientofalta el desplazamiento en dirección pre-indexadafalta operandofalta operando tras la comafalta operando; se asume cerofalta la expresión de desplazamiento o es incorrectaexpresión de desplazamiento ausennte o no válida «%s»la expresión de desplazamiento ausente o no válida «%s» se toma como 0expresión ausente o no válida «%s»expresión inmediata ausente o no válida «%s»falta el tipo de predicaciónfalta el nombre del símbolo realfalta el índice de registrosfalta el tipo de reubicaciónfalta la cadena de renombradofalta argumento current_memory/grow_memory reservadofalta el campo rotation tras la comafalta el separadorfalta la cantidad de desplazamientofalta el tamañofalta expresión de tamañofalta expresión sizeof_stubfalta el tamaño de la pilafalta cadenafalta el nombre del símbolofalta nombre de símbolo en la directiva .variant_ccfalta índice de la tablafalta thenfalta to o downtofalta el tipofalta sufijo de tipofalta el valorfalta el nombre de versión en «%s» para el símbolo «%s»sufijo de mnemónico utilizado con «%s»más de 65K de conjuntos literalesmov no puede utilizar puerto RD como destinocarácter multibyte (%#x) encontrado en %scarácter multibyte (%#x) encontrado en %s hacia la línea %ucarácter multibyte (%#x) encontrado en la entrada'||' múltiples en la misma líneamúltiples bifurcaciones o saltos en el mismo agregadoespecificaciones múltiples de condiciónse especificaron múltiples nombres de emulaciónse especificaron múltiples formatos para un agregado; se usa «%s»literales múltiples en la expansiónespecificaciones movx múltiplesespecificaciones movy múltiplesespecificaciones múltiples de procesamiento paralelopredicados múltiples en la misma líneasecciones múltiples remapeadas a la sección de salida %sconstantes vediv múltiplesvarias versiones [«%s»|«%s»] para el símbolo «%s»constantes vlen múltiplesconstantes vlmul múltiplesconstantes vma múltiplesconstantes vsew múltiplesconstantes vta múltiplesescrituras múltiples al mismo registrodebe ser @(r0,...)debe proporcionarse temp si el destino solapa la máscarase deben especificar las extensiones que hay que añadir antes de especificar las que hay que borrarrequiere cualificador PIC con símbolo. «%s»requiere @GOT en @GOTOFF. %salineamiento negativobyte de control de nop negativo para; descartadodesplazamiento negativotamaño negativose descarta el valor negativo en %sbloques .bs anidadosdirectivas .ent anidadasbucle de tuberías software anidadolínea nueva en el títulonueva anchura de papel demasiado pequeñase definió la sección nueva «%s» sin atributos - esto podría causar problemasnext fuera de bucle estructuradono hay ninguna reubicación de %d bytes disponibleno hay '(' que coincida con ')'no hay '[' que coincida con ']'no se utilizó pseudo-operador .cprestore en el código PICno se utilizó pseudo-operador .frame en el código PICsin codificación EVEXno hay número de reubicación loong HOWTO %dno se ha emitido SFrame FDE; reg %s %u en .cfi_undefinedno se ha emitido SFrame FDE; registro %s %u en -cfi_registerno se ha emitido SFrame FDE; %s con reg %s %uno se ha emitido SFrame FDE; .cfi_def_cfa_offset sin registro base CFA efectivono se ha emitido SFrame FDE; .cfi_escape DW_CFA_expression con reg %s %uno se ha emitido SFrame FDE; .cfi_escape con operación (%#lx)no se ha emitido SFrame FDE; .cfi_negate_ra_state_with_pcno se ha emitido SFrame FDE; .cfi_remember_state sin un estado SFrame FRE previono se ha emitido SFrame FDE; .cfi_window_saveno se ha emitido SFrame FDE; insn CFI %s (%#x)no se ha emitido SFrame FDE; FP sin RA en la pilano se ha emitido SFrame FDE; registro no SP/FP %u en .cfi_def_cfano se ha emitido SFrame FDE; registro no SP/FP %u en .cfi_def_cfa_registerno se ha emitido SFrame FDE; registro RA no predeterminado %usin codificación VEX/VOPninguna arquitectura contiene todas las instrucciones utilizadasno se esperaba ningún carácter base64 después de caracteres de relleno '='no se compiló en soporte para x86_64 de 32bitno compiló con soporte para el formato de fichero objeto de 64 bitsno se compiló en soporte para ix86no se compiló en soporte para x86_64no hay puntero a fichero actualno hay símbolo de entrada para la función global «%s»no hay un nombre de fichero a continuación de la opción -tno hay un nombre de fichero a continuación de el pseudo-operador .INCLUDEno se ha especificado unidad de coma flotanteninguna tipo de función en reubicación PLTno hay una entrada hppa_fixup para el tipo de corrección 0x%xno se dio sufijo de mnemónico de instrucción ni operandos de registrono se dio un sufijo mnemónico de instrucción ni ningún operando de registro; no se puede determinar el tamaño de «%s»no se dio un sufijo de mnemónico de instrucción; no se puede determinar el tamaño inmediatono hay una sección XCOFF «dwarf» conocida para la opción 0x%08x
no hay instrucción que coincida: %s	%sno hay un fragmento registrado para literalninguna relajación encontrada para esta instrucción.no hay un número de secuencia tras !%sno hay modificador de tamaño después del punto; se asume .wno hay tal modificador de arquitectura: «%s»no hay tal arquitectura: «%s»no hay tal instrucción: «%s»no hay tal extensión de máquina «%s»no hay una definición GREG adecuada para los operandosno se especificó una etiqueta para %sno es posible manejar un .file dentro de una sección .ent/.endno-auto-litpools es incompatible con auto-litpool-limitsalto no-PIC utilizado en biblioteca PICexpresión no absoluta en campo constantese utilizó un valor no absoluto con .space/.besno se admite .sleb128 no constantecontador de bytes no constanteexpresión no constante en sentencia ".elseif"expresión no constante en sentencia ".if"contador de relleno no constante para sección absolutael rango de registros no es contiguooperando OPF no inmediato, se descartaoperando no opcional %d a continuación de operando opcional en %sreubicación no relativa a pc para el campo relativo a pcno es una instrucción de 16 bits «%s»no hay suficientes operandos (%d) para «%s»; se esperaban %dno se admite reloc campo-de-btis
fmt: %c%c %s
args: %snúmero inválidonúmero más grande que 64 bitsel número debe ser positivo y menor que %dnúmero de elementos literales != 1no coincide el número de operandosla vista numérica solo se puede aseverar a cerooperando de direccón impar: %lddesplazamiento impar en %xdistancia de bifurcación impar (0x%lx byte)distancia de bifurcación impar (0x%lx bytes)no se puede usar aquí un número imparnúmero impar de bytes en la descripción de operandono se puede usar aquí un registro imparel desplazamiento y la base deben ser de la misma unidadel desplazamiento tiene distinto tamaño que la baseel desplazamiento en el operando %u de '%.*s' no es divisible por %uel desplazamiento en el operando %u de '%.*s' está fuera de rangoel desplazamiento debe ser un múltiplo de %del desplazamiento debe ser cero en codificación ARMdesplazamiento no múltiplo de 4desplazamiento fuera de rangodesplazamiento a destino desalineadodesplazamiento demasiado grandevalor de desplazamiento fuera de rangosolo está permitido el desplazamiento 'LSL'solo 'MUL VL' está permitidosolo 'MUL' está permitidosolo se pueden indexar los registros D y Qsolo se pueden indexar los registros Dsolamente se permite el desplazamiento LSL en modo «thumb»solo se permiten SUBS PC, LR, #constsolo se permite expresión constantesolo se admiten desplazamientos constantes en la sección absolutasolo pueden utilizarse constantes con .cfi_fde_datasolo se permite cero en punto flotante como valor inmediatosolo se permiten registros lo con inmediatossolo se usan los 16 bits inferiores del primer operandosolo se debe especificar un tipo para el operandosolo se permite un nombre de versión con «@@@» para el símbolo «%s»solo r0 puede ser utilizado como registro de conteo de bytesolo los campos de bytes r0.bX de r0 se pueden utilizar como contador de bytessolo se permite r15 aquísolo tipos de bloque simple permitidossolamente se permiten dos registros SP VFP consecutivos aquícódigo de operación %s no encontrado en tabla «hash» de código de operacionesno se admite el código de operación «%s» para el objetivo %scódigo de operación «%s»: no se puede encontrar la definición del literalcódigo de operación «%s»: no se pudo interpretar operando «%s» en «%s»código de operación «%s»: no hay un nombre de código de operación «%s» ligado para la precondición en «%s»código de operación «%s»: la precondición solo contiene constantes en «%s»cód op «%s»: la sustitución no tiene %d operadorcód op «%s»: la sustitución no tiene %d operadorescód op «%s»: operando no identificado «%s» en «%s»código de operación 'NOP.N' no disponible en esta configuraciónno se admite el código de operación «%s» para el objetivo %sel código de operación no tiene efectoel código de operación no está ordenado para %sfalta el código de operación o no se ha encontrado en la línea de entradacódigo de operación no admitido dentro del modo `insn32'código de operación no admitido dentro del modo `insn32' «%s»código de operación no admitido en este procesador: %s (%s)el código de operación no es válido para esta variante de cpuel espacio de código de operación no puede ser mayor que 7se usó la reubicación %s específica de código de operación fuera de una instrucciónlos códigos de operación «%s» (ranura %d) y «%s» (ranura %d) tienen ambos acceso de puerto volatilelos códigos de operación «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo puertolos códigos de operación «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo registrolos códigos de operación «%s» (ranura %d) y «%s» (ranura %d) escriben en el mismo estadoabre CFI al final del fichero; falta la directiva .cfi_endprocoperandoel operando %d debe ser %s -- `%s'el operando %d debe ser un inmediatoel operando %d debe ser una expresión inmediatael operando %d debe ser constanteel operando %d debe ser escalarel operando %d debe ser el mismo registro que el operando 1 -- «%s»el operando %d debe tener un tamaño de grupo de vectores de %d -- «%s»el operando %d debe tener el mismo valor inmediato que el operando 1 -- «%s»el operando %d de «%s» tiene el valor inválido '%u'el operando %d de «%s» tiene el valor fuera de rango '%u'operando %d fuera de rangooperando %d solapa en %soperando %d: se especificó el registro base pero es cerooperando %d: se esperaba nombre de %soperando %d: se esperaba nombre de %s como registro baseoperando %d: se esperaba nombre de %s como registro índiceoperando %d: operando ilegaloperando %d: expresión de uso ilegal: `%s`operando %d: se especificó el registro índice pero es cerooperando %d: pareja de registro de coma flotante (FPR) inválido (los operandos de pareja FPR válidos son 0, 1, 4, 5, 8, 9, 12 o 13)operando %d: campo de longitud especificado no válidooperando %d: sufijo de operando inválidooperando %d: falta operando %soperando %d: falta operando de registro de índice vectorialoperando %d: se especificó registro de propósito general numerado impar como pareja de registrooperando %d: errór de sintaxis; '%c' no permitido aquíoperando %d: error de sintaxis; se esperaba ','operando %d: error de sintaxis; falta '(' tras desplazamientooperando %d: error de sintaxis; falta ')' tras registro baseoperando %d: demasiadas correcionesoperando %s0x%lx fuera de rango.el operando %u «%s%s» denota implícitamente «%s%s» al grupo «%s%s» en «%s»el operando %u de '%.*s' es de solo lecturael operando %u de '%.*s' es de solo escriturael operando %u de '%.*s' no es un registro de dirección base válidoel operando %u de '%.*s' no es una referencia de memoria válidael operando %u de '%.*s' no es un registro de dirección de retorno válidoel operando %u de '%.*s' no es una constanteel operando %u de '%.*s' está en el lado incorrectooperando %u de '%.*s' fuera de rangoel operando 1 debe ser FPSCRerror de índice de operando para %sel operando no es una constante absolutael operando no es un inmediatoel operando no es un duplicado del anteriordesbordamiento de máscara de operandoel operando no coincide -- «%s»el operando debe ser registro LRel operando debe ser registro SPel operando debe ser una constanteel operando debe ser una constante o una etiquetael operando debe ser un múltiplo de 2el operando debe ser un múltiplo de 4el operando debe ser absoluto en el rango %lx..%lx, no %lxel operando debe ser absoluto en el rango %u..%u, no %ldel operando debe ser r12no coincide el número de operandosoperando fuera de rangooperando fuera de rango (%d no está entre %d y %d)el operando está fuera de rango, se expande la instrucciónoperando fuera de rango: %ldoperando fuera de rango: %luoperando fuera de rango: 0x%lxdesbordamiento de operandoel operando se refiere a R%ld de la instrucción anterior a la previa.el operando se refiere a R%ld de la instrucción previa.el operando se refiere a R%ld de la carga previa.no coincide el tamaño de operandoel tamaño del operando se debe especificar para el inmediato VMOVel tamaño del operando debe coincidir con la anchura del registrono coincide el tipo de operandono se pueden inferir los tipos de operandoel valor de operando está fuera de rango para la instrucciónno coinciden los operandos/tamañoslos operandos 0 y 1 tienen que ser el mismo registrolos operandos para el código de operación «%s» no coinciden con ningún formato válidono coinciden los operandoslos operandos no son reducibles en tiempo de ensambladola operación combina símbolos en segmentos diferentesla opción «%s» puede no estar negadaopción «%s» no reconocidala opción `-%c%s' es obsoleta: %sla opción `-A%s' es obsoleta: use `-%s'o superiormemoria agotadafuera de rangovalor de corrección relativo a etiqueta fuera de rangosacar mensajes de error detalladosdesbordamientodesbordamiento en la bifurcación a %s; se convirtió en una secuencia de instrucciones más largadesbordamiento en argumento inmediatodesbordamiento en la tabla (.lit8) de literalesdesbordamiento en la tabla (.lita) de literalesNo se admite p2align en este destinoconflicto de empaquetado: %s debe despachar secuencialmentese añadió rellenoparalelola instrucción paralela no está a continuación de otra instrucciónse descartan los paréntesiserror de análisispc no puede utilizarse con retroescriturarelativo a pc desplazamiento de dirección relativo a pc fuera de rangodesplazamiento de carga relativo a pc no alineado con palabradesplazamiento de carga relativo a pc fuera de rangodesplazamiento relativo a pc fuera de rango; debe encajar en 16 bitsdesplazamiento relativo a pc fuera de rango; debe encajar en 32 bitserror de instrucción pce (16 bit || 16 bit).pcrel para bifurcación a %s demasiado lejos (0x%lx)el pcrel para ramificar a %s demasiado lejano (0x%x)pcrel para bucle ‘loopt’ demasiado lejos (0x%lx)pcrel para lrw/jmpi/jsri a %s demasiado lejos (0x%lx)desplazamiento pcrel para bifurcación a %s demasiado lejos (0x%lx)no se permite la reubicación de pcrel en una instrucciónpcrel demasiado lejospcrel demasiado lejos de BFD_RELOC_BFIN_10pcrel demasiado lejos de BFD_RELOC_BFIN_11_PCRELpcrel demasiado lejos de BFD_RELOC_BFIN_12pcrel demasiado lejos de BFD_RELOC_BFIN_24pcrel demasiado lejos de BFD_RELOC_BFIN_5pcrel demasiado lejos BFD_RELOC_MOXIE_10se requirió una rutina personality antes de la directiva .handlerdatase especificó una rutina de personalidad para el marco cantunwindse requiere registro de puntero (X, Y o Z)se requiere un registro de puntero (Y o Z)se requiere registro de puntero Zlos polimórficos no están activados. Use la opción -mP para activarlos.el post-índice debe ser un registrose utilizó una expresión post-indexada en la instrucción de precargano se admite el postincrementopowerpc_operands[%d] duplica powerpc_operands[%d]powerpc_operands[%d].bitm inválidose esperaba una expresión pre-indexadael predicado no está seguido por una instrucciónla predicación sobre A0 no se admite en esta arquitecturaprefer-const16 tiene conflictos con prefer-l32rprefer-l32r tiene conflictos con prefer-const16final prematuro de prefijo de coma flotanteel .ent previo no está cerrado por un .endla entrada CFI previa no está cerrada (falta .cfi_endproc)la secuencia «%s» previa no se ha cerradoel movx previo requiere nopyel movy previo requiere nopxlos atributos de elf prilegiados deben establecerse antes que ninguna instrucción¿análisis de perfil en sección absoluta?pseudo instrucción «%s» no admitidapseudoprefijo por delante de etiqueta; se descartapseudoprefijo sin instrucciónpseudo-operación ilegal dentro de .struct/.unionpseudoprefijo en conflicto con especificador de codificaciónpush/pop no admiten {reglist}^el predicado calificador no está seguido por una instruccióndesplazamiento %d de bifurcación rápida fuera del rango %d a %dse esperaba r0-r12, lr o APSRr12 no permitido aquíno se permite r13 aquíno se permite r14 como primer registro cuando se omite el segundo registrono se permite r14 aquíno se permite el almacenamiento basado en r15no se permite r15 aquíno se debe usar r2 en el modo de direccionamiento indexadord debe ser un número par.rdhi y rdlo deben ser diferentesrdhi, rdlo y rm deben ser todos diferentescódigo reentrantese ha escrito CSR de solo lectura «%s»el tipo de registro no es válidotipo_de_registro_no_validoun símbolo redefinido no se puede usar en la reubicaciónredefinición de registro globalredefinición del tipo de mcu «%s» a «%s»prefijo %s redundantereg debe ser <= 31se esperaba registro-registroel registro «%s%s» no se puede usar aquíel alias de registro %s está obsoleto; utilice %s en su lugarse esperaba un registrose esperaba un registro, pero se vio '%.6s'se esperaba un registro, no '%.100s'el registro está fuera de ordenel registro tiene tamaño incorrecto para una palabra %sel registro tiene tamaño incorrecto para la dirección %sel listado de registros debe ser numerado parel listado de registros debe ser de la misma unidadla lista de registros debe contener por lo menos 1 y como mucho 16 registrosla lista de registros debe contener por lo menos 1 y como mucho 32 registrosel listado de registros no debe contener duplicadosla lista de registros no está en orden ascendenteel registro debe ser sp o establecido por una directiva previousunwind_movspse requiere nombre de registro o número entre 0 y 31se requiere nombre de registro o número entre 16 y 31el número de registro %u no se admite en esta arquitecturase requiere un número de registro superior a 15número de registro fuera de rangonúmero de registro demasiado grande para push/popdesplazamiento de registro no permitido en modo direccionamiento pre-indexadose esperaba un operando de registro, pero se recibió un escalarel registro fuera de rango en la listala pareja de registros para el operando %u de '%.*s' no es una pareja par/impar válidaregistro r%d fuera de rangoel registro r0 no se puede usar aquíse requieren los registros r16-r23se requieren los registros r24, r26, r28 o r30el rango de registros no está en orden ascendenteregistro rh%d fuera de rangoregistro rl%d fuera de rangoel registro rq%d no existeregistro rq%d fuera de rangoel registro rr%d no existeregistro rr%d fuera de rangoel registro es el mismo que la base de retroescrituradesplazamiento de guardado deregistro no múltiplo de %uel escalado de registro está siendo descartado aquíla sección de registros tiene contenido
el avance de registro debe ser 1el avance de registro debe ser 1 o 2la sintaxis de registro es .register %%g[2367],{#scratch|nombresímbolo|#ignore}no coincide el tipo de registrola unidad de registro debe ser una de %svalor de registro utilizado como expresiónlos registros no pueden ser el mismorel demasiado lejos de BFD_RELOC_16rel demasiado lejos de BFD_RELOC_8desbordamiento de reubicación rel31dirección relativa fuera de rangollamada relativa fuera de rangosalto relativo fuera de rangoinstrucción no reconocida de indicio de relajación: línea %d.solo se admiten bifurcaciones relajables en sección absolutano se admite la relajación
bifurcación fuera de rango relajada en un saltoel formato del fichero objeto no admite la reubicación %dla reubicación no está dentro (de la parte corregida de) la secciónel campo reubicado y el tipo de reubicación difieren en signola ABI actual no admite la reubicación %sno se puede reubicar cuando se utiliza -mrelocatableno se admite la reubicaciónreubicación no permitidala reubicación no es aplicablereubicación fuera de rangodesbordamiento de reubicaciónel cualificador de reubicación no coincide con el tamaño de la instrucciónreubicación válida solamente en código thumb1repetición < 0; se descarta .fillrepetición de conteo no puede ser utilizado con %srepite instrucción utilizada con instrucción de modo sin registrose reemplaza el prefijo «rep»/«repe» por «bnd»los %d bits inferiores de imm deben ser 0.no se dio el desplazamiento requerido en la referencia indirectabits bajos residuales en reubicación diferencial pmemconflicto de recursos (A%d)conflicto de recursos (opción C)conflicto de recursos (opción F)conflicto de recursos (PSW)conflicto de recursos (R%d)se descarta el resto de la línea; el primer carácter descartado es `%c'restaurar sin guardarel número de columna de retorno %d desborda en CIE versión 1retorno desde mips_ip(%s) insn_opcode = 0x%x
el pseudoprefijo rex2 no se puede usarel operando derecho es un «bignum» (número grande); se asume el entero 0el operando derecho es un número de coma flotante; se asume el entero 0no se admite ror #immla rotación solo puede ser 0, 8, 16 o 24se redondea hacia abajo el primer operando de coma flotante a entero con signose redondea hacia abajo el primer operando de coma flotante a entero sin signorva sin símboloel sufijo s sobre instrucción comparación está obsoletodesbordamiento de desplazamiento de código s3_PIC (máx 16 bits con signo)se utilizó dos veces el mismo indicador oszcse utilizó dos veces el mismo tipo de prefijouna instrucción fp16 escalar no puede ser condicional, el comportamiento es IMPREDECIBLEel índice escalar debe ser constanteíndice escalar fuera de rangoel escalar debe tener un índiceescalar fuera de rangoescalar fuera de rango para la instrucción multiplyfactor de escala inválido en esta arquitectura; necesita cpu32 o 68020 o superiorfactor de escala de %d sin un registro índicescc= el valor debe estar entre 0 y 15 (decimal)instrucción score3d.se utilizó una reubicación sdaoff() en una instrucción que no la admitesegundose encontró una segunda directiva .ent antes de la directiva .endfalta el segundo operandoel segundo operando debe ser 1el segundo operando debe ser 4el segundo operando de .insn no es una constante
el segundo registro debe ser mayor que el primer registroel segundo registro debe estar a continuación de un guión en la lista de registrossecciónla sección %s ya tiene un grupo (%s)la sección %s se renombró varias vecesla sección «%s» terminó con un bloque IT abierto.la sección «%s» terminó con un bloque VPT/VPST abierto.la sección «%s» que tiene como alias a «%s» no se utilizael alineamiento de la sección debe ser ≥ 4 bytes para comprobar seguridad de MULS/MULUno se admite el cambio de sección desde dentro de una pareja BSPEC/ESPECla sección no tiene suficiente alineamiento como para asegurar cargas relativas a PC segurasel nombre de sección «%s» ya está definido como otro símbolofalló la búsqueda del final del fichero .incbin «%s»segmentosegmento invalidado en «%s» no tiene efectola FPU seleccionada no admite la instrucciónla arquitectura seleccionada no admite la instrucción de bifurcación condicional anchael procesador seleccionado no tiene todas las características de la arquitectura seleccionadael procesador seleccionado no admite la forma 'A' de esta instrucciónel procesador seleccionado no admite variante ancha de 32 bits de la instrucción «%s»el procesador seleccionado no admite códigos operacionales ARMel procesador seleccionado no admite la extensión DSPel procesador seleccionado no admite la extensión PACBTIel procesador seleccionado no admite el nombre de campo PSTATE '%s'el procesador seleccionado no admite instrucción SETPANel procesador seleccionado no admite códigos operacionales THUMBel procesador seleccionado no admite «%s»el procesador seleccionado no admite «%s» en modo ARMel procesador seleccionado no admite «%s» en modo Thumbel procesador seleccionado no admite «%s» modo Thumb-2el procesador seleccionado no admite la instrucción bf16el procesador seleccionado no admite la instrucción cdeel procesador seleccionado no admite instrucción fp16el procesador seleccionado no admite la instrucciónel procesador seleccionado no admite el registro de propósito especial solicitadoel procesador seleccionado no admite el nombre de registro del sistema «%s»formato de objetivo seleccionado «%s» desconocidonúmero de secuencia en uso para !tlsgd!%ldnúmero de secuencia en uso para !tlsldm!%ldsecuencialse solo puede utilizar el puerto RD como origenset: el número no está en el rango -2147483648..4294967295set: el número no está en el rango 0..4294967295el uso de setend está obsoleto para ARMv8setsw: el número no está en el rango -2147483648..4294967295se establecen atributos de sección incorrectos para %sse establece un tipo de sección incorrecto para %ssetx: registro temporal ilegal g0setx: el nombre del registro temporal es el mismo que el registro destinocantidad de desplazamiento fuera del rango 0 a 63no se permite desplazar por registro en modo «thumb»cuenta de desplazamientose esperaba expresión de desplazamientola expresión de desplazamiento es demasiado grandeel inmediato de desplazamiento tiene que ser 1, 2 o 3 para accesos de media palabra, palabra o doble palabra, respectivamenteel desplazamiento debe ser constantedesplazamiento no permitido para inmediato de máscara de bitsse esperaba operador de desplazamientodesplazamiento fuera de rangono se permite el valor de desplazamiento superior a 3 en modo «thumb»los desplazamientos en las instrucciones CMP/MOV solo se admiten en la sintaxis unificadabifurcación corta con desplazamiento cero: utilice :wdesignador de atajo inválidodesbordamiento de .word con signo; puede que el interruptor sea demasiado grande; %ld en 0x%lxoperando de instrucción con signo fuera de rango; debe encajar en 32 bitsnúmero con signovalor con signo fuera de rangovalor PCREL signed16 fuera de rangovalor PCREL signed37 fuera de rangovalor PCREL signed43 fuera de rangolas instrucciones simd operan con pares de valroes (prefijo L)tamaño (%ld) fuera de rango, se descartael tamaño no es 4 o 6tamaño negativo; se descarta .fillEl tamaño de «%s» ya es %ld; no se va a cambiar a %ldanulación de tamaño no permitida con `%s'valor de tamaño para directiva de espacio demasiado grande: %lxsalto (%ld) o cuenta (%ld) inválidos para el tamaño del fichero (%ld)omitiendo prefijos en «%s»se omite la instrucción de dos palabrasla pseudo instrucción smi no debería emplear una etiqueta en el campo immalgunos símbolos sin definir; se asumen ceroorigenunidades de origen y dirección no deben compartirse para este modo de direccionamientoel modo de incremento de origen y destino deben ser compatiblesorigen y destino deben ser diferentesel registro de origen y destino deben estar en unidades diferentesel operando de origen debe ser una dirección absoluta de 16 bitsel operando de origen debe ser un registro de 8 bitsel registro origen debe estar en la unidad disparadorael registro de origen debe ser r1el registro de origen es el mismo que la base de retroescriturael registro origen debería ser numerado parlos registros origen deberían ser numerados paressource1 y dest deben ser el mismo registrola asignación de espacio es demasiado compleja en la sección absolutala asignación de espacio es demasiado compleja en la sección comúnconvert_frag de sparc
la instrucción especial izquierda «%s» mata a la instrucción «%s» en el contenedor derechola ubicación especificada no estaba alineada a TETRAregistro spill_mask no implementado.convert_frag de spu
operandos espurios; (%d operandos/instrucción máximo)la instrucción st/ld desplazamiento 23 se desactivó.la disposición del marco de pila no coincide con la rutina personalityla disposición del marco de pila es demasiado compleja para el desenredadorel incremento de pila debe ser múltiplo de 4el desplazamiento del puntero de pila es demasiado grande para la rutina personalityprefijo de «%s» autónomono se admite la dirección de inicioaltura de papel extraña; se establece a sin forma`\' extraviadoel avance debe ser un múltiplo de 64; se descartan los 6 bits inferioresavance de 2 no disponible cuando el tamaño del elemento es 8cadena demasiado grande (%lu bytes)las cadenas se deben colocar en una secciónadmite la interoperación ARM/Thumbel uso de swp{b} es obsoleto para ARMv6 y ARMv7el uso de swp{b} es obsoleto para ARMv8 y posteriorsímbolo indefinido «%s»; se asume ceroel símbolo %s está en una sección diferenteel símbolo %s es débil y podría ser anulado más adelanteel símbolo «%s» ya tiene su tipo establecidoel símbolo «%s» contiene caracteres multibyteel símbolo «%s» ya está definidoel símbolo «%s» con varias versiones no puede utilizarse en una reubicaciónel símbolo «%s» que tiene como alias a «%s» no se utilizael símbolo «%s» ya está definidoel símbolo «%s» no puede ser débil y común al mismo tiempoel símbolo «%s» ya está definidoel símbolo «%s» ya está definido como «%s»/%s%ldse ha encontrado un bucle en definición de símbolo en `%s'el símbolo en .toc no coincide con ningún .tcnombre de símbolo no reconocido en el local actualdesbordamiento de cálculo de tamaño de símbolossímbolo demasiado lejosel tipo de símbolo «%s» no está disponible en objetivos MIPSel tipo de símbolo «%s» solo se admite en objetivos GNU y FreeBSDel tipo de símbolo «%s» solo se admite en objetivos GNUsímbolo%dsímbolo+desplazamiento@%s significa símbolo@%s+desplazamientono se admite símbolo+desplazamiento@%sno se permite operando simbólicolos símbolos asignados con .asg deben comenzar con una letralos símbolos asignados con .eval deben comenzar con una letraerror de sintaxiserror de sintaxis en .startof. o .sizeof.error de sintaxis en @(disp,[Rn, gbr, pc])error de sintaxis en @(r0,...)error de sintaxis en @(r0...)error de sintaxis en la lista de registroserror de sintaxis en directiva de control estructuradaerror de sintaxis: no se esperaba código de condiciónerror de sintaxis: no se esperaba un registroerror de sintaxis: no se esperaba un registro de sistemaerror de sintaxis: falta el valor antes del nombre de registroerror de sintaxis: no se esperaba registro vectorialerror de sintaxis; fin de línea, se esperaba `%c'error de sintaxis; se encontró `%c', se esperaba `%c'el nombre de registro del sistema «%s» está obsoleto y puede desaparecer en futuras versioneslos registros del sistema no se pueden incluir en la listano se encontró etiqueta para .tag %sobjetivo fuera de rangose utilizó una reubicación tdaoff() en una instrucción que no la admiteintercambiado temporal para volcadola etiqueta de texto «%s» está alineada a un contorno imparla arquitectura %2$s de %1$d bits no admite «%3$s» como extensiónel nombre %s «%s» es demasiado largo (máximo 16 caracteres)el formato del fichero XCOFF no admite secciones arbitrariasla extensión «%s» requiere %s%d revisión %d o superiorla extensión `%s' requiere FPRs de 64 bitsla extensión «%s» fue quitada en %s%d revisión %dla cadena de la arquitectura de -march y los atributos de la arquitectura elf no pueden estar vacíosel carácter igual no puede ser el segundo carácter de un bloque de cuatro bytes codificados en base64el carácter igual no puede empezar un bloque de cuatro bytes codificados en base64el primer operando tiene que ser un símboloel formato de coma flotante no se ha establecido (o se ha deshabilitado)el último desplazamiento es igual que el primer desplazamientoel último desplazamiento es menor que el primer desplazamientoel número de .indirect_symbols definidos en la sección %s no coincide con el número esperado (%d definido, %d esperado)el desplazamiento 0x%08lX no es representablelos únicos sufijos válidos aquí son '(plt)' y '(tlscall)'el desplazamiento de inmediato opcional solo puede ser 0el «%s» precedente debería ir seguido de «%s» en lugar de «%s» -- «%s»la lista de registros debe tener un avance de %d en el operando %d -- «%s»la lista de registros debe tener un avance de %d o %d en el operando %d -- «%s»el registro origen no debe ser $0el registro origen no debe ser $31la opción especificada no se acepta en DSBla opción especificada no se acepta en ISBel tipo de reubicación especificado no está permitido para registros de 32 bitsel tipo de reubicación especificado no está permitido para MOVKse espera la mitad superior de un registro FP/SIMD de 128 bitsel tipo de %s es demasiado complejo; se simplificaráel uso de -mvle requiere -a32.la utilización de -mvle requiere «big endian».la instrucción que produce %s no puede estar en una ranura de retardo.no hay reubicaciones de tamaño relativas a pcno hay reubicaciones relativas a pc sin signoterceroeste «%s» debería ir inmediatamente precedido de «%s» -- «%s»este «.arch pop» requiere «.code%u%s» para ser efectivoeste modo de direccionamiento no es aplicable para el operando destinoeste modo de direccionamiento requiere retroescritura del registro baseesta reubicación de grupo no se permite en esta instrucciónesta instrucción no acepta un acumuladoresta instrucción no acepta un inmediatoesta instrucción implica el uso de AdvSIMD ARMv8.1.esta instrucción requiere una dirección post-indexadaesta instrucción no escribirá hacia atrás el registro baseesta instrucción escribirá hacia atrás el registro baseeste modificador de reubicación no está permitido en esta instrucciónesta cadena no puede contener '\0'este tipo de registro no se puede indexarla instrucción condicional «thumb» debería estar en un bloque ITmuy pocos operandosdemasiados pocos operandos de registro/memoriademasiados !literal!%ld para %sdemasiadas entradas .dimdemasiadas entradas .sizese asignaron demasiados registros GREG (máximo %d)demasiadas insns IVC2 para empaquetar juntasexcesivos insns IVC2 a empaquetar con una insn core de 16 bitsdemasiadas insns IVC2 para empaquetar con una insn core de 32 bitsdemasiados argumentosdemasiadas reparacionesdemasiadas instrucciones en el paquete de ejecucióndemasiadas insns lda para !gpdisp!%lddemasiadas insns ldah para !gpdisp!%lddemasiadas insns lituse para !lituse_tlsgd!%lddemasiadas insns lituse para !lituse_tlsldm!%lddemasiadas referencias a memoria para «%s»demasiados operandosdemasiados operandos (%d) para «%s»; se esperaban %ddemasiados operandos en la instruccióndemasiados operandos para '%.*s'demasiados pcrel_hidemasiados argumentos posicionalesdemasiados operandos de registro con VSIBdemasiados operandos de registro/memoriademasiados registros en el listado de registros de vectordemasiados st_End'sdemasiados códigos de operación de desenredodemasiados códigos de operación de desenredo para la rutina personality 0demasiadas instrucciones de desenredobasura arrastrada tras la expresión: %sse traduce ‘bgeni’ a ‘movi’se traduce ‘bmaski’ a ‘movi’se traduce mgeni como movitraduciendo a `%s %s%s'traduciendo a `%s %s%s,%s%s'traduciendo a `%sp'el valor de «trap» %ld no es válidose ha intentado establecer un símbolo no reconocido: %s
fichero «%s» truncado; se leyeron %ld de %ld bytesdos registros de destino deben ser distintos¿tipo %d de reubicación hecha?
discordancia de tipos en listado de registros de vectorel especificador de tipo tiene un número incorrecto de partestipos especificado tanto en mnemónico como en operandosincapaz de calcular las instrucciones ADRL para el desplazamiento de PC de 0x%lxincapaz de continuar con el ensamblaje.no se ha podido crear reubicación para nota de construcciónincapaz de generar código de operación de desenredo para el desplazamiento de puntero a marcoincapaz de generar código de operación de desenredo para el registro de puntero a marco %dincapaz de generar códigos de operación de desenredo para el registro %dno se puede incluir «%s»no se puede localizar el fichero de inclusión: %s¿incapaz de empaquetar %s por sí mismo?incapaz de reintroducir fichero en búfer: %s
incapaz de repetir %s insnno se puede restaurar la dirección de retorno para el registro previamente restauradoincapaz de extender instrucciónobjetivo de bifurcación sin alinear: %d bytes en 0x%lxno se admiten los datos sin alinear en una ubicación absolutainstrucción de entrada sin alinearbucle sin alinear: %d bytes en 0x%lxnúmero de fichero %ld sin asignardobles comillas descompensadas en el operando %d.paréntesis de cifra descompensadosparéntesis descompensados en el operando %d.'(' sin cierrecorrección no decodificableinstrucción no decodificable en fragmento de instruccióncombinación indefinida de operandossímbolo enlazado-a `%s' en la sección `%s'etiqueta local indefinida «%s»símbolo indefinido %s en reubicación PCRsímbolo indefinido %s utilizado como un valor inmediatosímbolo indefinido para el código de operación «%s»instrucción no documentadacorrección inesperada %sdirectiva inesperada .cantunwind.cfi_inline_lsda no esperadodirectiva inesperada .handlerdatadirectiva .unwind_movsp inesperadatipo de reubicación de 12 bits inesperadotipo de reubicación de 18 bits inesperadoexpresión relativa a PC inesperadareubicación TLS inesperada`"' inesperada en expresiónmodo de direccionamiento inesperado para %sargumento inesperado para --multibyte-input-option: '%s'no se esperaba el bit especificado después de APSRcarácter inesperado `%c' en el tamaño del elementocarácter inesperado `%c' en tipo de predicacióncarácter inesperado `%c' en el especificador de tipocaracteres inesperados después de la instruccióncoma inesperada tras el nombre de nemónico «%s» -- «%s»coma inesperada antes del operando opcional omitidofinal de fichero inesperado en irp o irpcfinal de fichero no esperado en la definición de la macro «%s»final de línea inesperadocorrección inesperadaliteral inesperado (%s)constante negativa inesperadael registro no esperado en el operando inmediatonombre de registro «%s» inesperado en la expresióntipo de registro no esperado para el operando %dinformación inesperada de tamaño de secciónoperador de desplazamiento inesperadoclase de almacenamiento %d inesperadacarácter de tipo inesperado `b' -- ¿quiso decir `bf'?tamaño de grupo de vectores inesperado en el operando %d -- «%s»%d sin manejar
insn CFA sin manejar para desenredo (%d)corrección de reubicación local %s sin manejarcódigo de operando %d no manejadoreubicación no manejada %s en md_pcrel_from_sectiontipo de reubicación %s sin manejarsin manejar: .proc %s,%ddirectiva .nops no implementadacódigo de operación «%s» no implementadosufijo de reubicación no implementadosegmento %s sin implementar en operandose utilizó un direccionamiento sin indexar en la instrucción de precargadesconocidoargumento desconocido -mpid= '%s'valor .gnu_attribute desconocidosubdirectiva .loc `%s' desconocidaversión desconocida «%s» de ABI
CSR desconocido `%s'DSP desconocida `%s'carácter de prefijo de DSP desconocido %c %sOpción DWARF desconocida %s
EABI «%s» desconocidaconfiguración de FPU desconocida «%s»
valor '%d' de atributo de construcción de GNU desconocido para Tag_GNU_MSP430_Data_Region(%d) en directiva .gnu_attributenivel %s ISA desconocidoISA o arquitectura %s desconocidaMCU desconocida: %s
etiqueta '%d' de atributo de construcción de MSPABI desconocida en directiva .mspabi_attributevalor '%d' de atributo de construcción de MSPABI desconocido para %s(%d) en directiva .mspabi_attributevalor '%d' de atributo de construcción de MSPABI desconocido para OFBA_MSPABI_Tag_ISA(%d) en .mspabi_attributeabi desconocida «%s»modo de direccionamiento desconocido %snombre arq desconocido «%s»
extensión arquitectural desconocida «%s»arquitectura desconocidaarquitectura desconocida %sarquitectura desconocida '%s'arquitectura desconocida «%s»arquitectura desconocida «%s»
extensión de arquitectura «%s» desconocidaarquitectura desconocida: %s
argumento desconocido para .usepvlínea base desconocido «%s»
código de condición desconocido: %srestricción `%c' desconocidacpu desconocida `%s'cpu = %s, os = %s predeterminados desconocidosespecificación privilegiada predeterminada «%d.%d.%d» desconocida, establecida por atributes elf privilegiadosespecificación privilegiada predeterminada «%s» desconocida, establecida por -mpriv-spec o --with-priv-specdirectiva desconocidaescape desconocidoescape '\%c' desconocida en la cadena; se descartase pasó un tipo de ejecución desconocido a write_2_short()expresión desconocida en operando %sexpresión desconocida en operando %s.  Utilice #llo() #lhi() #hlo() o #hhi()tamaño de la corrección desconocidoabi de coma flotante «%s» desconocidaabi de coma flotante «%s» desconocida
formato de coma flotante «%s» desconocidomnemónico de coma flotante desconocido: «%s»carácter de prefijo de coma flotante desconocidotipo de coma flotante '%c' desconocidofpu desconocida «%s»reubicación de grupo desconocidamodo IT implícito «%s» desconocido; debe ser arm, thumb, always o never.instrucción desconocida «%s»interrupción %s desconocidamnemónico desconocido -- `%s'mnemónico desconocido `%s' -- `%s'mnemónico desconocido: «%s»código de operación desconocidocódigo de operación desconocido «%s»código de operación desconocido %scódigo de operación desconocido «%s»código de operación desconocido «%s»código de operación o nombre de formato desconocido «%s»código de operación desconocido: %scódigo de operación desconocido: «%s»operando %s desconocidocontador de operandos desconocidodesplazamiento de operando desconocido: %x
operando desconocido para .archoperador %s desconocido. ¿ Quiso decir X(Rn) ó #[hl][hl][oi](CONST) ?opción desconocida «%s»atributo de sección desconocido o no válido «%s»tipo de sección inválido o desconocido '%s'nombre de campo PSTATE desconocido o ausentenombre de operación desconocido o ausentenombre de registro del sistema desconocido o ausenteparámetro desconocido a continuación de la directiva .SECTION: %sclase de procedimiento desconocidaopción de análisis de perfil desconocida - se descarta.pseudo-operador desconocido: «%s»tipo de registro desconociodo %d (en %s)registro desconocido %sel registro «%s» desconocido -- se descarta .reqregistro desconocido «%s»registro desconocido «%s»alias de registro desconocido «%s»reubicación desconocida (%u)modificador de reubicación desconocidoatributo de sección %s desconocidoatributo de sección desconocido '%c'función definida por el usuario %s desconocidaoperación vectorial desconocida: «%s»especificador de anchura desconocido `%c'operando desconocido/incorrecto'[' desemparejadodirectiva .end descompensadapareja DCTI impredeciblecarga impredicible de par de registros --  «%s»transferencia impredecible con retroescritura -- «%s»impredecible: registros de base y estado idénticos -- «%s»impredecible: registros de transferencia y estado idénticos -- «%s»no se reconoce el tipo de CPU RX %sno se reconoce el valor de alineamiento en la directiva .SECTION: %sno se reconoce el argumento de la opción -mcpu: '%s'no se reconoce el tipo de cpu «%s»formato float16 no reconocido «%s»instrucción %s no reconocidano se reconoce el modificador de tamaño de instrucción .%cversión de %d bits no reconocida de código de operación microMIPSno se reconoce el tipo de .linkonce «%s»no se reconoce la directiva .option: %satributo de .section no reconocido: se desea a,e,o,w,x,M,S,G,T o númerono se reconoce la opción CPSno se reconocen los caracteres al final de la insn de procesamiento paralelono se reconoce la cpu por defecto «%s»nombre de emulación no reconocido «%s»no se reconoce la versión extendida de código de operación MIPS16marca no reconocidano se reconoce la opción foptinstrucción «%s» no reconocidacódigo de operación no reconocidocódigo de operación no reconocido: «%s»opción no reconocida «%s»opción no reconocida `-%c%s'opción no reconocida `--%s'opción no reconocida `--%s=%s'indicadores oszc no reconocidos o ',' ilegal en pseudosufijopseudosufijo no reconocidonombre de registro no reconocido «%s»no se reconoce el tipo de reubicaciónsufijo de reubicación no reconocidoatributo de sección no reconocidotipo de sección no reconocidotipo de «stab» no reconocido '%c'sufijo de símbolo no reconocidotipo de símbolo no reconocido «%s»modo de sintaxis no reconocido «%s»no se reconoce la versión no extendida del código de operación de MIPS16valores no reconocidoscuenta de repetición irresoluble o no positiva; se utiliza 1expresión sin resolver que se debe resolversímbolo objetivo del bucle sin resolver: %sse requiere un registro sin desplazarnúmero sin signovalor sin signo fuera de rangono se admite el tamaño de reubicación BFD %dno se admite el tamaño de reubicación BFD %uno se admite el alineamiento para la instruccióndifusión no admitidano se admite el valor de byte; utilice un sufijo diferenteconstante no admitida en reubicaciónno se admite el tamaño de constante %d
no se admite el tamaño de corrección %dno se admite la opción %i en la directiva de líneano se admite la corrección de fptrno se admite el tamaño de corrección de fptr %dinstrucción no admitida «%s»no se admite ka instrucción; se ensambla como NOPno se admite constante grandemáscara no soportadainformación de sección mbind no admitida: %sno se admite la reubicaciónno se admite la reubicación contra %sno se admite la reubicación para el campo de desplazamiento DSno se admite el tipo de reubicaciónno se admite el atributo de sección '%c'id de sección: %sredondeo/sae estático no admitidono se admite la sintaxisuso no admitido de %suso no admitido de .ehworduso no admitido de .gpdworduso no admitido de .gpwordno se admite el control de nop variable en la directiva .nopsno se admiten el tamaño de la variable o el valor de rellenono se admite el registro de índice de vectorno se admite con mnemónico Intelcadena sin terminarcadena sin terminar; se insertó una línea nuevauntil sin repeatflujo de control intrazable para la función «%s»código de operación de desenrollado demasiado largoel marco de desenredo tiene tamaño negativoel puntero de pila de desenredo no está alineado a doble palabraemplea -march=armv2emplea -march=armv2aemplea -march=armv3emplea -march=armv3memplea -march=armv4emplea -march=armv4templea -march=armv5emplea -march=armv5templea -march=armv5teemplea -mcpu=allemplea -mcpu=arm1emplea -mcpu=arm2emplea -mcpu=arm250emplea -mcpu=arm3emplea -mcpu=arm6emplea -mcpu=arm600emplea -mcpu=arm610emplea -mcpu=arm620emplea -mcpu=arm7emplea -mcpu=arm70emplea -mcpu=arm700emplea -mcpu=arm700iemplea -mcpu=arm710emplea -mcpu=arm7100emplea -mcpu=arm710cemplea -mcpu=arm710templea -mcpu=arm720emplea -mcpu=arm720templea -mcpu=arm740templea -mcpu=arm7500emplea -mcpu=arm7500feemplea -mcpu=arm7demplea -mcpu=arm7diemplea -mcpu=arm7dmemplea -mcpu=arm7dmiemplea -mcpu=arm7memplea -mcpu=arm7tdmiemplea -mcpu=arm8emplea -mcpu=arm810emplea -mcpu=arm9emplea -mcpu=arm920emplea -mcpu=arm940emplea -mcpu=arm9tdmiemplea -mcpu=iwmmxtemplea -mcpu=strongarmemplea -mcpu=strongarm110emplea -mcpu=strongarm1100emplea -mcpu=strongarm1110emplea -mcpu=xscaleemplea -mfpu=softvfpuse .code16 para asegurar el modo de direccionamiento correctousa puntero al marco de pilael empleo de .indirect_symbols requiere `-dinamic'el uso de PC en esta instrucción está obsoletose utilizan opciones de estilo antiguo y nuevo para establecer el tipo de CPUse utilizan opciones de estilo antiguo y nuevo para establecer el tipo de FPUel uso de r13 es obsoletoel uso de r15 en blx en modo ARM no es realmente útilel uso de r15 en bx en modo ARM no es realmente útilel uso de r15 en bxj no es realmente útilusa comprobación del tamaño de la pilase utilizó $%u sin ".set at=$%u"se utilizó $at sin ".set noat"empleando se está utilizando una anchura de campo de bit de cerolos especificadores endian válidos son be o levalor %d fuera de rango. Utilice #lo() o #hi()valor %ld fuera de rangovalor %lu demasiado grande para un operando de bytevalor 0x%x fuera de rango extendido.el valor no puede expresarse como un .cv_scompel valor no puede expresarse como un .cv_ucompvalor en conflicto con longitud de instrucciónel valor no está en el rango [-0xffffffff, 0xffffffff]el valor no está en el rango [0, 0x7fffffff]el valor no está en el rango [0, 0xffffffff]valor de %ld fuera del rango de desplazamiento de bytes.valor de %ld fuera del rango de desplazamiento de doble palabra.valor de %ld fuera del rango de desplazamiento de palabra.el valor de %ld es demasiado grande para la bifurcación de 16 bitsel valor de %ld es demasiado grande para la bifurcación de 8 bitsvalor de %s demasiado grande para el campo de %d byte en %svalor de %s demasiado grande para el campo de %d bytes en %svalor fuera de rangovalor fuera de rango: 0x%xel valor almacenado para r%d es DESCONOCIDOvalor demasiado grande para un campo de 1 bytevalor demasiado grande para un campo de 2 bytesvalor demasiado grande para caber en %d bitslos valores deben ser constanteslas instrucciones vcx con registros Q requieren MVELas instrucciones vcx con registros S o D requieren MVE o extensión de coma flotante Armv8-M.vcx1 con registros S o D toman inmediato en 0-2047vcx2 con registros S o D toman inmediato en 0-63vcx2 con registros S o D toman inmediato en 0-7el elemento de vector debe ser constanteregistro de índice vectorialla strucción predicada de vector debería estar en un bloque VPT/VPSTregistro vectorialse requiere un tamaño de vector por encima de %u para «%s»se esperaba un tipo vectorvfmal/vfmsl con tipo FP16 no puede ser conditional; el comportamiento es IMPREDECIBLEdiscordancia en número de vistael grupo vliw debe constar de 1 insn core y 1 copro.advierte de instrucciones IT obseltas por rendimiento en ARMv8-A y ARMv8-Radvierte de símbolos que coinciden con nombres de instrucción (por defecto)aviso: el símbolo %s no tiene csectopciones de ensamblador wasm32:
no se puede hacer li.d en 32bit-archlos sufijos de anchura son inválidos en modo ARMlos sufijos de anchura son inválidos en modo ARM -- «%s»palabra de NOPs agregados entre «word multiply» y «16-bit multiply»palabra de NOPs agregados entre «word multiply» y «load»se debe usar retroescritura (!) para VLDMDB y VSTMDBla retroescritura del registro base es IMPREDECIBLEla retroescritura del registro base cuando está en la lista de registros es IMPREDECIBLEse utilicó retroescritura en la instrucción de precargael valor retroescritura debe ser una constante inmediataescribir o modificar # es impredecibleescribir en APSR sin especificar una máscara de bit está obsoletoargumento incorrecto para .cfi_personality_idnúmero incorrecto de operandos para «%s»registro incorrecto en la lista de registros de coma flotantesegundo argumento incorrecto para .cfi_lsdasegundo argumento incorrecto para .cfi_personalitytamaño de instrucción incorrecto en una ranura de retardo de bifurcación de %u bitstercer argumento incorrecto para .cfi_val_encoded_addrfallo de xtensa-isa: %sno se puede hacer «%s %s%s»solo debe especificar un único tipodebe utilizar una directiva hi/lo o macro de 16 bits para cargar un valor de 16 bits.se utilizó una reubicación zdaoff() en una instrucción que no la admitese asume cero para la expresión que faltamarca cero no es válida para esta instrucciónse utiliza cero como valor inmediatomáscara cero solo permitida con máscara de escritura{nf} y enmascaramiento no pueden utilizarse a la vez{nf} no se puede combinar con {vex}/{vex3}no se admite {nf}prefijo {rex2} no válido con «%s»{entrada estándar}PRIx64PRId64PRIu64PRIi640x% shortened to 0x%0x% out of range of signed 32bit displacementopcode residual (%#) too wideTrap id `%' is out of range.Operand out of 8-bit range: `%'.Operand out of 16-bit range: `%'.number (0x%) larger than 32 bitsimproper shift amount (%)improper CSRxI immediate (%)improper CSR address (%)improper immediate value (%)improper immediate value (%)operand %d: operand out of range (% is not between % and %)operand out of range (% is not between % and %)A bignum/flonum may not be a displacement: 0x% used%d-bit overflow (%+)index overflow (%+)offset overflow (%+)file number % is too big%s out of domain (% is not a multiple of %)%s out of range (% is not between % and %)%s out of range (0x% is not between 0x% and 0x%).bundle_lock sequence at % bytes, but .bundle_align_mode limit is %u bytessingle instruction is % bytes long, but .bundle_align_mode limit is %u bytesvalue 0x% truncated to 0x%.bundle_lock sequence is % bytes, but bundle size is only %u bytes0x% acortado a 0x%0x% fuera de rango del desplazamiento de 32 bits con signoresiduo de código de operación (%#) demasiado anchoEl id de trap `%' está fuera de rango.Operando fuera del rango de 8 bits: `%'.Operando fuera del rango de 16 bits: `%'.número (0x%) más grande que 32 bitscantidad de desplazamiento impropia (%)inmediato CSRxI impropio (%)dirección CSR impropia (%)valor inmediato impropio (%)valor inmediato impropio (%)operando %d: operando fuera de rango (% no está entre % y %)operando fuera de rango (% no está entre % y %)Un «bignum»/«flonum» (número grande/número de coma flotante) no puede ser un desplazamiento: se usa 0x%desbordamiento de %d bits (%+)desbordamiento de índice (%+)desbordamiento de desplazamiento (%+)número de fichero % demasiado grande%s fuera de dominio (% no es múltiplo de %)%s fuera de rango (% no está entre % y %)%s fuera de rango (0x% no está entre 0x% y 0x%)secuencia .bundle_lock en % bytes, pero el límite de .bundle_align_mode es %u bytesla instrucción sencilla mide % bytes, pero el límite de .bundle_align_mode es %u bytesvalor 0x% truncado a 0x%la secuencia .bundle_lock es de % bytes, pero el límite del manojo es %u bytes