1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
|
///////////////////////////////////////////////////////////
// Initialize default F2833x memory map as defined by //
// the MEMRSn signal. For F2833x, M0M1MAP=1 and VMAP=1. //
///////////////////////////////////////////////////////////
module F2833x_memory;
///////////////////////////////////////////////////////////
// M0 SARAM, shared prog and data space //
///////////////////////////////////////////////////////////
memory M0_prog_mem;
first 0x000000;
last 0x0003FF;
space prog;
waitstates 0;
type saram;
shared M0_data_mem;
end M0_prog_mem;
memory M0_data_mem;
first 0x000000;
last 0x0003FF;
space data;
waitstates 0;
type saram;
end M0_data_mem;
///////////////////////////////////////////////////////////
// M1 SARAM, shared prog and data space //
///////////////////////////////////////////////////////////
memory M1_prog_mem;
first 0x000400;
last 0x0007FF;
space prog;
waitstates 0;
type saram;
shared M1_data_mem;
end M1_prog_mem;
memory M1_data_mem;
first 0x000400;
last 0x0007FF;
space data;
waitstates 0;
type saram;
end M1_data_mem;
///////////////////////////////////////////////////////////
// PF0A, data space only //
///////////////////////////////////////////////////////////
memory PF0A_data_mem;
first 0x000800;
last 0x000CFF;
space data;
waitstates 1;
type saram;
end PF0A_data_mem;
///////////////////////////////////////////////////////////
// PIE Vector Table //
///////////////////////////////////////////////////////////
memory PIE_vectors;
first 0x000D00;
last 0x000DFF;
space data;
waitstates 0;
type saram;
end PIE_vectors;
///////////////////////////////////////////////////////////
// PF0B, data space only //
///////////////////////////////////////////////////////////
memory PF0B_data_mem;
first 0x000E00;
last 0x001FFF;
space data;
waitstates 1;
type saram;
end PF0B_data_mem;
///////////////////////////////////////////////////////////
// PF3, data space only //
///////////////////////////////////////////////////////////
memory PF3_data_mem;
first 0x005000;
last 0x005FFF;
space data;
waitstates 2;
type saram;
end PF3_data_mem;
//////////////////////////////////////////////////////////
// VBUS32 data space (PF1) //
// 0x6000 - 0x6FFF //
//////////////////////////////////////////////////////////
memory vbus32_data_mem;
read_waitstates 2;
write_waitstates 0;
type vbus32;
end vbus32_data_mem;
//////////////////////////////////////////////////////////
// VBUS16 data space (PF2) //
// 0x7000 - 0x7FFF //
//////////////////////////////////////////////////////////
memory vbus16_data_mem;
read_waitstates 2;
write_waitstates 0;
type vbus16;
end vbus16_data_mem;
//////////////////////////////////////////////////////////
// XINTF ZONE 0, shared prog and data space //
//////////////////////////////////////////////////////////
memory XINTF0_prog_mem;
first 0x004000;
last 0x004FFF;
space prog;
waitstates 7;
type saram;
shared XINTF0_data_mem;
end XINTF0_prog_mem;
memory XINTF0_data_mem;
first 0x004000;
last 0x004FFF;
space data;
waitstates 7;
type saram;
end XINTF0_data_mem;
//////////////////////////////////////////////////////////
// L0 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L0_prog_mem;
first 0x008000;
last 0x008FFF;
space prog;
waitstates 0;
type saram;
shared L0_data_mem;
end L0_prog_mem;
memory L0_data_mem;
first 0x008000;
last 0x008FFF;
space data;
waitstates 0;
type saram;
end L0_data_mem;
//////////////////////////////////////////////////////////
// L1 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L1_prog_mem;
first 0x009000;
last 0x009FFF;
space prog;
waitstates 0;
type saram;
shared L1_data_mem;
end L1_prog_mem;
memory L1_data_mem;
first 0x009000;
last 0x009FFF;
space data;
waitstates 0;
type saram;
end L1_data_mem;
//////////////////////////////////////////////////////////
// L2 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L2_prog_mem;
first 0x00A000;
last 0x00AFFF;
space prog;
waitstates 0;
type saram;
shared L2_data_mem;
end L2_prog_mem;
memory L2_data_mem;
first 0x00A000;
last 0x00AFFF;
space data;
waitstates 0;
type saram;
end L2_data_mem;
//////////////////////////////////////////////////////////
// L3 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L3_prog_mem;
first 0x00B000;
last 0x00BFFF;
space prog;
waitstates 0;
type saram;
shared L3_data_mem;
end L3_prog_mem;
memory L3_data_mem;
first 0x00B000;
last 0x00BFFF;
space data;
waitstates 0;
type saram;
end L3_data_mem;
//////////////////////////////////////////////////////////
// L4 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L4_prog_mem;
first 0x00C000;
last 0x00CFFF;
space prog;
waitstates 0;
type saram;
shared L4_data_mem;
end L4_prog_mem;
memory L4_data_mem;
first 0x00C000;
last 0x00CFFF;
space data;
waitstates 0;
type saram;
end L4_data_mem;
//////////////////////////////////////////////////////////
// L5 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L5_prog_mem;
first 0x00D000;
last 0x00DFFF;
space prog;
waitstates 0;
type saram;
shared L5_data_mem;
end L5_prog_mem;
memory L5_data_mem;
first 0x00D000;
last 0x00DFFF;
space data;
waitstates 0;
type saram;
end L5_data_mem;
//////////////////////////////////////////////////////////
// L6 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L6_prog_mem;
first 0x00E000;
last 0x00EFFF;
space prog;
waitstates 1;
type saram;
shared L6_data_mem;
end L6_prog_mem;
memory L6_data_mem;
first 0x00E000;
last 0x00EFFF;
space data;
waitstates 1;
type saram;
end L6_data_mem;
//////////////////////////////////////////////////////////
// L7 SARAM, shared prog and data space //
//////////////////////////////////////////////////////////
memory L7_prog_mem;
first 0x00F000;
last 0x00FFFF;
space prog;
waitstates 1;
type saram;
shared L7_data_mem;
end L7_prog_mem;
memory L7_data_mem;
first 0x00F000;
last 0x00FFFF;
space data;
waitstates 1;
type saram;
end L7_data_mem;
//////////////////////////////////////////////////////////
// XINTF ZONE 6, shared prog and data space //
//////////////////////////////////////////////////////////
memory XINTF6_prog_mem;
first 0x100000;
last 0x1FFFFF;
space prog;
waitstates 7;
type saram;
shared XINTF6_data_mem;
end XINTF6_prog_mem;
memory XINTF6_data_mem;
first 0x100000;
last 0x1FFFFF;
space data;
waitstates 7;
type saram;
end XINTF6_data_mem;
//////////////////////////////////////////////////////////
// XINTF ZONE 7, shared prog and data space //
//////////////////////////////////////////////////////////
memory XINTF7_prog_mem;
first 0x200000;
last 0x2FFFFF;
space prog;
waitstates 7;
type saram;
shared XINTF7_data_mem;
end XINTF7_prog_mem;
memory XINTF7_data_mem;
first 0x200000;
last 0x2FFFFF;
space data;
waitstates 7;
type saram;
end XINTF7_data_mem;
//////////////////////////////////////////////////////////
// FLASH, shared prog and data space //
//////////////////////////////////////////////////////////
memory FLASH_prog_mem;
first 0x300000;
last 0x33FFF7;
space prog;
waitstates 5;
type flash;
shared FLASH_data_mem;
end FLASH_prog_mem;
memory FLASH_data_mem;
first 0x300000;
last 0x33FFF7;
space data;
waitstates 5;
type flash;
end FLASH_data_mem;
//////////////////////////////////////////////////////////
// PASSWORDS, shared prog and data space //
//////////////////////////////////////////////////////////
memory PASSWORDS_prog_mem;
first 0x33FFF8;
last 0x33FFFF;
space prog;
waitstates 16;
type flash;
shared PASSWORDS_data_mem;
end PASSWORDS_prog_mem;
memory PASSWORDS_data_mem;
first 0x33FFF8;
last 0x33FFFF;
space data;
waitstates 16;
type flash;
end PASSWORDS_data_mem;
//////////////////////////////////////////////////////////
// OTP, shared prog and data space //
//////////////////////////////////////////////////////////
memory OTP_prog_mem;
first 0x380400;
last 0x3807FF;
space prog;
waitstates 8;
type flash;
shared OTP_data_mem;
end OTP_prog_mem;
memory OTP_data_mem;
first 0x380400;
last 0x3807FF;
space data;
waitstates 8;
type flash;
end OTP_data_mem;
//////////////////////////////////////////////////////////
// BOOT ROM, shared prog and data space //
//////////////////////////////////////////////////////////
memory BOOT_prog_mem;
first 0x3FE000;
last 0x3FFFFF;
space prog;
waitstates 1;
type rom;
shared BOOT_data_mem;
end BOOT_prog_mem;
memory BOOT_data_mem;
first 0x3FE000;
last 0x3FFFFF;
space data;
waitstates 1;
type rom;
end BOOT_data_mem;
end F2833x_memory;
|
