package info (click to toggle)
iverilog 10.2-1.1
  • links: PTS, VCS
  • area: main
  • in suites: buster
  • size: 9,156 kB
  • sloc: cpp: 100,854; ansic: 53,212; yacc: 9,974; makefile: 1,732; sh: 457

Folder: tgt-vhdl

d .. (parent)
d d rwxr-xr-x 29 vhpi
- - rw-r--r-- 3,145 Makefile.in
- - rw-r--r-- 9,877 cast.cc
- - rw-r--r-- 188 cppcheck.sup
- - rw-r--r-- 23,238 expr.cc
- - rw-r--r-- 9,040 logic.cc
- - rw-r--r-- 10,867 lpm.cc
- - rw-r--r-- 3,743 process.cc
- - rw-r--r-- 39,031 scope.cc
- - rw-r--r-- 9,438 state.cc
- - rw-r--r-- 1,971 state.hh
- - rw-r--r-- 57,239 stmt.cc
- - rw-r--r-- 6,089 support.cc
- - rw-r--r-- 1,813 support.hh
- - rw-r--r-- 103 vhdl-s.conf
- - rw-r--r-- 4,229 vhdl.cc
- - rw-r--r-- 86 vhdl.conf
- - rw-r--r-- 1,208 vhdl_config.h.in
- - rw-r--r-- 4,903 vhdl_element.cc
- - rw-r--r-- 2,570 vhdl_element.hh
- - rw-r--r-- 1,892 vhdl_helper.hh
- - rw-r--r-- 26,303 vhdl_syntax.cc
- - rw-r--r-- 25,410 vhdl_syntax.hh
- - rw-r--r-- 1,013 vhdl_target.h
- - rw-r--r-- 4,614 vhdl_type.cc
- - rw-r--r-- 3,060 vhdl_type.hh