package info (click to toggle)
iverilog 12.0-3
  • links: PTS, VCS
  • area: main
  • in suites: forky, sid
  • size: 30,148 kB
  • sloc: cpp: 109,972; ansic: 62,713; yacc: 10,216; sh: 3,470; vhdl: 3,246; perl: 1,814; makefile: 1,774; python: 78; csh: 2

Folder: tgt-fpga

d .. (parent)
- - rw-r--r-- 3,718 Makefile.in
- - rw-r--r-- 142 cppcheck.sup
- - rw-r--r-- 14,036 d-generic-edif.c
- - rw-r--r-- 13,656 d-generic.c
- - rw-r--r-- 23,621 d-lpm.c
- - rw-r--r-- 25,309 d-virtex.c
- - rw-r--r-- 2,617 d-virtex2.c
- - rw-r--r-- 2,903 device.h
- - rw-r--r-- 15,886 edif.c
- - rw-r--r-- 9,528 edif.h
- - rw-r--r-- 103 fpga-s.conf
- - rw-r--r-- 3,953 fpga.c
- - rw-r--r-- 103 fpga.conf
- - rw-r--r-- 6,315 fpga.txt
- - rw-r--r-- 1,637 fpga_priv.h
- - rw-r--r-- 4,387 gates.c
- - rw-r--r-- 1,048 generic.c
- - rw-r--r-- 1,453 generic.h
- - rw-r--r-- 5,876 iverilog-fpga.man
- - rw-r--r-- 2,685 mangle.c
- - rw-r--r-- 1,722 tables.c
- - rw-r--r-- 27,144 xilinx.c
- - rw-r--r-- 4,393 xilinx.h