package info (click to toggle)
iverilog 12.0-3
  • links: PTS, VCS
  • area: main
  • in suites: forky, sid
  • size: 30,148 kB
  • sloc: cpp: 109,972; ansic: 62,713; yacc: 10,216; sh: 3,470; vhdl: 3,246; perl: 1,814; makefile: 1,774; python: 78; csh: 2

Folder: tgt-vhdl

d .. (parent)
d d rwxr-xr-x 29 vhpi
- - rw-r--r-- 3,084 Makefile.in
- - rw-r--r-- 9,899 cast.cc
- - rw-r--r-- 188 cppcheck.sup
- - rw-r--r-- 23,259 expr.cc
- - rw-r--r-- 9,062 logic.cc
- - rw-r--r-- 10,867 lpm.cc
- - rw-r--r-- 4,364 process.cc
- - rw-r--r-- 39,178 scope.cc
- - rw-r--r-- 9,733 state.cc
- - rw-r--r-- 1,971 state.hh
- - rw-r--r-- 57,327 stmt.cc
- - rw-r--r-- 6,089 support.cc
- - rw-r--r-- 1,822 support.hh
- - rw-r--r-- 103 vhdl-s.conf
- - rw-r--r-- 4,261 vhdl.cc
- - rw-r--r-- 86 vhdl.conf
- - rw-r--r-- 1,208 vhdl_config.h.in
- - rw-r--r-- 4,890 vhdl_element.cc
- - rw-r--r-- 2,557 vhdl_element.hh
- - rw-r--r-- 1,892 vhdl_helper.hh
- - rw-r--r-- 26,303 vhdl_syntax.cc
- - rw-r--r-- 25,653 vhdl_syntax.hh
- - rw-r--r-- 996 vhdl_target.h
- - rw-r--r-- 4,620 vhdl_type.cc
- - rw-r--r-- 3,075 vhdl_type.hh