1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc -mtriple=riscv32 -mattr=experimental-zbr -verify-machineinstrs < %s \
; RUN: | FileCheck %s -check-prefix=RV32ZBR
declare i32 @llvm.riscv.crc32.b.i32(i32)
define i32 @crc32b(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32b:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32.b a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32.b.i32(i32 %a)
ret i32 %tmp
}
declare i32 @llvm.riscv.crc32.h.i32(i32)
define i32 @crc32h(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32h:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32.h a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32.h.i32(i32 %a)
ret i32 %tmp
}
declare i32 @llvm.riscv.crc32.w.i32(i32)
define i32 @crc32w(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32w:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32.w a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32.w.i32(i32 %a)
ret i32 %tmp
}
declare i32 @llvm.riscv.crc32c.b.i32(i32)
define i32 @crc32cb(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32cb:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32c.b a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32c.b.i32(i32 %a)
ret i32 %tmp
}
declare i32 @llvm.riscv.crc32c.h.i32(i32)
define i32 @crc32ch(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32ch:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32c.h a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32c.h.i32(i32 %a)
ret i32 %tmp
}
declare i32 @llvm.riscv.crc32c.w.i32(i32)
define i32 @crc32cw(i32 %a) nounwind {
; RV32ZBR-LABEL: crc32cw:
; RV32ZBR: # %bb.0:
; RV32ZBR-NEXT: crc32c.w a0, a0
; RV32ZBR-NEXT: ret
%tmp = call i32 @llvm.riscv.crc32c.w.i32(i32 %a)
ret i32 %tmp
}
|
