1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
|
; RUN: llc -mtriple=thumbv8m.main -mcpu=cortex-m33 %s -o - | FileCheck %s
; RUN: llc -mtriple=thumbv7em %s -o - | FileCheck %s
; RUN: llc -mtriple=armv6 %s -o - | FileCheck %s
; RUN: llc -mtriple=armv7 %s -o - | FileCheck %s
; RUN: llc -mtriple=armv8 %s -o - | FileCheck %s
; CHECK-LABEL: sxtb16_ror_8
; CHECK: sxtb16 r0, r0, ror #8
define i32 @sxtb16_ror_8(i32 %a) {
entry:
%shr.i = lshr i32 %a, 8
%shl.i = shl i32 %a, 24
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: sxtb16_ror_16
; CHECK: sxtb16 r0, r0, ror #16
define i32 @sxtb16_ror_16(i32 %a) {
entry:
%shr.i = lshr i32 %a, 16
%shl.i = shl i32 %a, 16
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: sxtb16_ror_24
; CHECK: sxtb16 r0, r0, ror #24
define i32 @sxtb16_ror_24(i32 %a) {
entry:
%shr.i = lshr i32 %a, 24
%shl.i = shl i32 %a, 8
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtb16_ror_8
; CHECK: uxtb16 r0, r0, ror #8
define i32 @uxtb16_ror_8(i32 %a) {
entry:
%shr.i = lshr i32 %a, 8
%shl.i = shl i32 %a, 24
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtb16_ror_16
; CHECK: uxtb16 r0, r0, ror #16
define i32 @uxtb16_ror_16(i32 %a) {
entry:
%shr.i = lshr i32 %a, 16
%shl.i = shl i32 %a, 16
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtb16_ror_24
; CHECK: uxtb16 r0, r0, ror #24
define i32 @uxtb16_ror_24(i32 %a) {
entry:
%shr.i = lshr i32 %a, 24
%shl.i = shl i32 %a, 8
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtb16(i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: sxtab16_ror_8
; CHECK: sxtab16 r0, r0, r1, ror #8
define i32 @sxtab16_ror_8(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 8
%shl.i = shl i32 %b, 24
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: sxtab16_ror_16
; CHECK: sxtab16 r0, r0, r1, ror #16
define i32 @sxtab16_ror_16(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 16
%shl.i = shl i32 %b, 16
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: sxtab16_ror_24
; CHECK: sxtab16 r0, r0, r1, ror #24
define i32 @sxtab16_ror_24(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 24
%shl.i = shl i32 %b, 8
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.sxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtab16_ror_8
; CHECK: uxtab16 r0, r0, r1, ror #8
define i32 @uxtab16_ror_8(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 8
%shl.i = shl i32 %b, 24
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtab16_ror_16
; CHECK: uxtab16 r0, r0, r1, ror #16
define i32 @uxtab16_ror_16(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 16
%shl.i = shl i32 %b, 16
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
; CHECK-LABEL: uxtab16_ror_24
; CHECK: uxtab16 r0, r0, r1, ror #24
define i32 @uxtab16_ror_24(i32 %a, i32 %b) {
entry:
%shr.i = lshr i32 %b, 24
%shl.i = shl i32 %b, 8
%or.i = or i32 %shl.i, %shr.i
%0 = tail call i32 @llvm.arm.uxtab16(i32 %a, i32 %or.i)
ret i32 %0
}
declare i32 @llvm.arm.sxtb16(i32)
declare i32 @llvm.arm.uxtb16(i32)
declare i32 @llvm.arm.sxtab16(i32, i32)
declare i32 @llvm.arm.uxtab16(i32, i32)
|
