1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv32 -mattr=+v,+f,+d \
; RUN: -target-abi=ilp32d -verify-machineinstrs | FileCheck %s --check-prefix=RV32
; RUN: sed 's/iXLen/i32/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \
; RUN: -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i32
; RUN: sed 's/iXLen/i64/g' %s | llc -mtriple=riscv64 -mattr=+v,+f,+d \
; RUN: -target-abi=lp64d -verify-machineinstrs | FileCheck %s --check-prefix=RV64-i64
define <vscale x 1 x iXLen> @lrint_nxv1f32(<vscale x 1 x float> %x) {
; RV32-LABEL: lrint_nxv1f32:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma
; RV32-NEXT: vfcvt.x.f.v v8, v8
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv1f32:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma
; RV64-i32-NEXT: vfcvt.x.f.v v8, v8
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv1f32:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e32, mf2, ta, ma
; RV64-i64-NEXT: vfwcvt.x.f.v v9, v8
; RV64-i64-NEXT: vmv1r.v v8, v9
; RV64-i64-NEXT: ret
%a = call <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f32(<vscale x 1 x float> %x)
ret <vscale x 1 x iXLen> %a
}
declare <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f32(<vscale x 1 x float>)
define <vscale x 2 x iXLen> @lrint_nxv2f32(<vscale x 2 x float> %x) {
; RV32-LABEL: lrint_nxv2f32:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m1, ta, ma
; RV32-NEXT: vfcvt.x.f.v v8, v8
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv2f32:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m1, ta, ma
; RV64-i32-NEXT: vfcvt.x.f.v v8, v8
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv2f32:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e32, m1, ta, ma
; RV64-i64-NEXT: vfwcvt.x.f.v v10, v8
; RV64-i64-NEXT: vmv2r.v v8, v10
; RV64-i64-NEXT: ret
%a = call <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f32(<vscale x 2 x float> %x)
ret <vscale x 2 x iXLen> %a
}
declare <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f32(<vscale x 2 x float>)
define <vscale x 4 x iXLen> @lrint_nxv4f32(<vscale x 4 x float> %x) {
; RV32-LABEL: lrint_nxv4f32:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m2, ta, ma
; RV32-NEXT: vfcvt.x.f.v v8, v8
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv4f32:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m2, ta, ma
; RV64-i32-NEXT: vfcvt.x.f.v v8, v8
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv4f32:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e32, m2, ta, ma
; RV64-i64-NEXT: vfwcvt.x.f.v v12, v8
; RV64-i64-NEXT: vmv4r.v v8, v12
; RV64-i64-NEXT: ret
%a = call <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f32(<vscale x 4 x float> %x)
ret <vscale x 4 x iXLen> %a
}
declare <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f32(<vscale x 4 x float>)
define <vscale x 8 x iXLen> @lrint_nxv8f32(<vscale x 8 x float> %x) {
; RV32-LABEL: lrint_nxv8f32:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m4, ta, ma
; RV32-NEXT: vfcvt.x.f.v v8, v8
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv8f32:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m4, ta, ma
; RV64-i32-NEXT: vfcvt.x.f.v v8, v8
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv8f32:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e32, m4, ta, ma
; RV64-i64-NEXT: vfwcvt.x.f.v v16, v8
; RV64-i64-NEXT: vmv8r.v v8, v16
; RV64-i64-NEXT: ret
%a = call <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f32(<vscale x 8 x float> %x)
ret <vscale x 8 x iXLen> %a
}
declare <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f32(<vscale x 8 x float>)
define <vscale x 16 x iXLen> @lrint_nxv16iXLen_nxv16f32(<vscale x 16 x float> %x) {
%a = call <vscale x 16 x iXLen> @llvm.lrint.nxv16iXLen.nxv16f32(<vscale x 16 x float> %x)
ret <vscale x 16 x iXLen> %a
}
declare <vscale x 16 x iXLen> @llvm.lrint.nxv16iXLen.nxv16f32(<vscale x 16 x float>)
define <vscale x 1 x iXLen> @lrint_nxv1f64(<vscale x 1 x double> %x) {
; RV32-LABEL: lrint_nxv1f64:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma
; RV32-NEXT: vfncvt.x.f.w v9, v8
; RV32-NEXT: vmv1r.v v8, v9
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv1f64:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, mf2, ta, ma
; RV64-i32-NEXT: vfncvt.x.f.w v9, v8
; RV64-i32-NEXT: vmv1r.v v8, v9
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv1f64:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e64, m1, ta, ma
; RV64-i64-NEXT: vfcvt.x.f.v v8, v8
; RV64-i64-NEXT: ret
%a = call <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f64(<vscale x 1 x double> %x)
ret <vscale x 1 x iXLen> %a
}
declare <vscale x 1 x iXLen> @llvm.lrint.nxv1iXLen.nxv1f64(<vscale x 1 x double>)
define <vscale x 2 x iXLen> @lrint_nxv2f64(<vscale x 2 x double> %x) {
; RV32-LABEL: lrint_nxv2f64:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m1, ta, ma
; RV32-NEXT: vfncvt.x.f.w v10, v8
; RV32-NEXT: vmv.v.v v8, v10
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv2f64:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m1, ta, ma
; RV64-i32-NEXT: vfncvt.x.f.w v10, v8
; RV64-i32-NEXT: vmv.v.v v8, v10
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv2f64:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e64, m2, ta, ma
; RV64-i64-NEXT: vfcvt.x.f.v v8, v8
; RV64-i64-NEXT: ret
%a = call <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f64(<vscale x 2 x double> %x)
ret <vscale x 2 x iXLen> %a
}
declare <vscale x 2 x iXLen> @llvm.lrint.nxv2iXLen.nxv2f64(<vscale x 2 x double>)
define <vscale x 4 x iXLen> @lrint_nxv4f64(<vscale x 4 x double> %x) {
; RV32-LABEL: lrint_nxv4f64:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m2, ta, ma
; RV32-NEXT: vfncvt.x.f.w v12, v8
; RV32-NEXT: vmv.v.v v8, v12
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv4f64:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m2, ta, ma
; RV64-i32-NEXT: vfncvt.x.f.w v12, v8
; RV64-i32-NEXT: vmv.v.v v8, v12
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv4f64:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e64, m4, ta, ma
; RV64-i64-NEXT: vfcvt.x.f.v v8, v8
; RV64-i64-NEXT: ret
%a = call <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f64(<vscale x 4 x double> %x)
ret <vscale x 4 x iXLen> %a
}
declare <vscale x 4 x iXLen> @llvm.lrint.nxv4iXLen.nxv4f64(<vscale x 4 x double>)
define <vscale x 8 x iXLen> @lrint_nxv8f64(<vscale x 8 x double> %x) {
; RV32-LABEL: lrint_nxv8f64:
; RV32: # %bb.0:
; RV32-NEXT: vsetvli a0, zero, e32, m4, ta, ma
; RV32-NEXT: vfncvt.x.f.w v16, v8
; RV32-NEXT: vmv.v.v v8, v16
; RV32-NEXT: ret
;
; RV64-i32-LABEL: lrint_nxv8f64:
; RV64-i32: # %bb.0:
; RV64-i32-NEXT: vsetvli a0, zero, e32, m4, ta, ma
; RV64-i32-NEXT: vfncvt.x.f.w v16, v8
; RV64-i32-NEXT: vmv.v.v v8, v16
; RV64-i32-NEXT: ret
;
; RV64-i64-LABEL: lrint_nxv8f64:
; RV64-i64: # %bb.0:
; RV64-i64-NEXT: vsetvli a0, zero, e64, m8, ta, ma
; RV64-i64-NEXT: vfcvt.x.f.v v8, v8
; RV64-i64-NEXT: ret
%a = call <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f64(<vscale x 8 x double> %x)
ret <vscale x 8 x iXLen> %a
}
declare <vscale x 8 x iXLen> @llvm.lrint.nxv8iXLen.nxv8f64(<vscale x 8 x double>)
|
