1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc -mtriple=riscv32 -mattr=+zbb -verify-machineinstrs < %s \
; RUN: | FileCheck %s --check-prefixes=CHECK,RV32,NOZBS32
; RUN: llc -mtriple=riscv64 -mattr=+zbb -verify-machineinstrs < %s \
; RUN: | FileCheck %s --check-prefixes=CHECK,RV64,NOZBS64
; RUN: llc -mtriple=riscv32 -mattr=+zbb,+zbs -verify-machineinstrs < %s \
; RUN: | FileCheck %s --check-prefixes=CHECK,RV32,ZBS,ZBS32
; RUN: llc -mtriple=riscv64 -mattr=+zbb,+zbs -verify-machineinstrs < %s \
; RUN: | FileCheck %s --check-prefixes=CHECK,RV64,ZBS,ZBS64
define i32 @and0xabcdefff(i32 %x) {
; CHECK-LABEL: and0xabcdefff:
; CHECK: # %bb.0:
; CHECK-NEXT: lui a1, 344865
; CHECK-NEXT: andn a0, a0, a1
; CHECK-NEXT: ret
%and = and i32 %x, -1412567041
ret i32 %and
}
define i32 @orlow13(i32 %x) {
; CHECK-LABEL: orlow13:
; CHECK: # %bb.0:
; CHECK-NEXT: lui a1, 1048574
; CHECK-NEXT: orn a0, a0, a1
; CHECK-NEXT: ret
%or = or i32 %x, 8191
ret i32 %or
}
define i64 @orlow24(i64 %x) {
; RV32-LABEL: orlow24:
; RV32: # %bb.0:
; RV32-NEXT: lui a2, 1044480
; RV32-NEXT: orn a0, a0, a2
; RV32-NEXT: ret
;
; RV64-LABEL: orlow24:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 1044480
; RV64-NEXT: orn a0, a0, a1
; RV64-NEXT: ret
%or = or i64 %x, 16777215
ret i64 %or
}
define i32 @xorlow16(i32 %x) {
; CHECK-LABEL: xorlow16:
; CHECK: # %bb.0:
; CHECK-NEXT: lui a1, 1048560
; CHECK-NEXT: xnor a0, a0, a1
; CHECK-NEXT: ret
%xor = xor i32 %x, 65535
ret i32 %xor
}
define i32 @xorlow31(i32 %x) {
; CHECK-LABEL: xorlow31:
; CHECK: # %bb.0:
; CHECK-NEXT: lui a1, 524288
; CHECK-NEXT: xnor a0, a0, a1
; CHECK-NEXT: ret
%xor = xor i32 %x, 2147483647
ret i32 %xor
}
define i32 @oraddlow16(i32 %x) {
; RV32-LABEL: oraddlow16:
; RV32: # %bb.0:
; RV32-NEXT: lui a1, 16
; RV32-NEXT: addi a1, a1, -1
; RV32-NEXT: or a0, a0, a1
; RV32-NEXT: add a0, a0, a1
; RV32-NEXT: ret
;
; RV64-LABEL: oraddlow16:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 16
; RV64-NEXT: addi a1, a1, -1
; RV64-NEXT: or a0, a0, a1
; RV64-NEXT: addw a0, a0, a1
; RV64-NEXT: ret
%or = or i32 %x, 65535
%add = add nsw i32 %or, 65535
ret i32 %add
}
define i32 @addorlow16(i32 %x) {
; RV32-LABEL: addorlow16:
; RV32: # %bb.0:
; RV32-NEXT: lui a1, 16
; RV32-NEXT: addi a1, a1, -1
; RV32-NEXT: add a0, a0, a1
; RV32-NEXT: or a0, a0, a1
; RV32-NEXT: ret
;
; RV64-LABEL: addorlow16:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 16
; RV64-NEXT: addiw a1, a1, -1
; RV64-NEXT: addw a0, a0, a1
; RV64-NEXT: or a0, a0, a1
; RV64-NEXT: ret
%add = add nsw i32 %x, 65535
%or = or i32 %add, 65535
ret i32 %or
}
define i32 @andxorlow16(i32 %x) {
; RV32-LABEL: andxorlow16:
; RV32: # %bb.0:
; RV32-NEXT: lui a1, 16
; RV32-NEXT: addi a1, a1, -1
; RV32-NEXT: andn a0, a1, a0
; RV32-NEXT: ret
;
; RV64-LABEL: andxorlow16:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 16
; RV64-NEXT: addiw a1, a1, -1
; RV64-NEXT: andn a0, a1, a0
; RV64-NEXT: ret
%and = and i32 %x, 65535
%xor = xor i32 %and, 65535
ret i32 %xor
}
define void @orarray100(ptr %a) {
; RV32-LABEL: orarray100:
; RV32: # %bb.0: # %entry
; RV32-NEXT: li a1, 0
; RV32-NEXT: li a2, 0
; RV32-NEXT: lui a3, 1048560
; RV32-NEXT: .LBB8_1: # %for.body
; RV32-NEXT: # =>This Inner Loop Header: Depth=1
; RV32-NEXT: slli a4, a1, 2
; RV32-NEXT: addi a1, a1, 1
; RV32-NEXT: add a4, a0, a4
; RV32-NEXT: lw a5, 0(a4)
; RV32-NEXT: seqz a6, a1
; RV32-NEXT: add a2, a2, a6
; RV32-NEXT: xori a6, a1, 100
; RV32-NEXT: orn a5, a5, a3
; RV32-NEXT: or a6, a6, a2
; RV32-NEXT: sw a5, 0(a4)
; RV32-NEXT: bnez a6, .LBB8_1
; RV32-NEXT: # %bb.2: # %for.cond.cleanup
; RV32-NEXT: ret
;
; RV64-LABEL: orarray100:
; RV64: # %bb.0: # %entry
; RV64-NEXT: addi a1, a0, 400
; RV64-NEXT: lui a2, 1048560
; RV64-NEXT: .LBB8_1: # %for.body
; RV64-NEXT: # =>This Inner Loop Header: Depth=1
; RV64-NEXT: lw a3, 0(a0)
; RV64-NEXT: orn a3, a3, a2
; RV64-NEXT: sw a3, 0(a0)
; RV64-NEXT: addi a0, a0, 4
; RV64-NEXT: bne a0, a1, .LBB8_1
; RV64-NEXT: # %bb.2: # %for.cond.cleanup
; RV64-NEXT: ret
entry:
br label %for.body
for.cond.cleanup:
ret void
for.body:
%indvars.iv = phi i64 [ 0, %entry ], [ %indvars.iv.next, %for.body ]
%arrayidx = getelementptr inbounds nuw i32, ptr %a, i64 %indvars.iv
%1 = load i32, ptr %arrayidx, align 4
%or = or i32 %1, 65535
store i32 %or, ptr %arrayidx, align 4
%indvars.iv.next = add nuw nsw i64 %indvars.iv, 1
%exitcond.not = icmp eq i64 %indvars.iv.next, 100
br i1 %exitcond.not, label %for.cond.cleanup, label %for.body
}
define void @orarray3(ptr %a) {
; CHECK-LABEL: orarray3:
; CHECK: # %bb.0:
; CHECK-NEXT: lw a1, 0(a0)
; CHECK-NEXT: lw a2, 4(a0)
; CHECK-NEXT: lw a3, 8(a0)
; CHECK-NEXT: lui a4, 1048560
; CHECK-NEXT: orn a1, a1, a4
; CHECK-NEXT: orn a2, a2, a4
; CHECK-NEXT: orn a3, a3, a4
; CHECK-NEXT: sw a1, 0(a0)
; CHECK-NEXT: sw a2, 4(a0)
; CHECK-NEXT: sw a3, 8(a0)
; CHECK-NEXT: ret
%1 = load i32, ptr %a, align 4
%or = or i32 %1, 65535
store i32 %or, ptr %a, align 4
%arrayidx.1 = getelementptr inbounds nuw i8, ptr %a, i64 4
%2 = load i32, ptr %arrayidx.1, align 4
%or.1 = or i32 %2, 65535
store i32 %or.1, ptr %arrayidx.1, align 4
%arrayidx.2 = getelementptr inbounds nuw i8, ptr %a, i64 8
%3 = load i32, ptr %arrayidx.2, align 4
%or.2 = or i32 %3, 65535
store i32 %or.2, ptr %arrayidx.2, align 4
ret void
}
define i32 @andlow16(i32 %x) {
; CHECK-LABEL: andlow16:
; CHECK: # %bb.0:
; CHECK-NEXT: zext.h a0, a0
; CHECK-NEXT: ret
%and = and i32 %x, 65535
ret i32 %and
}
define i32 @andlow24(i32 %x) {
; RV32-LABEL: andlow24:
; RV32: # %bb.0:
; RV32-NEXT: slli a0, a0, 8
; RV32-NEXT: srli a0, a0, 8
; RV32-NEXT: ret
;
; RV64-LABEL: andlow24:
; RV64: # %bb.0:
; RV64-NEXT: slli a0, a0, 40
; RV64-NEXT: srli a0, a0, 40
; RV64-NEXT: ret
%and = and i32 %x, 16777215
ret i32 %and
}
define i32 @compl(i32 %x) {
; CHECK-LABEL: compl:
; CHECK: # %bb.0:
; CHECK-NEXT: not a0, a0
; CHECK-NEXT: ret
%not = xor i32 %x, -1
ret i32 %not
}
define i32 @orlow12(i32 %x) {
; NOZBS32-LABEL: orlow12:
; NOZBS32: # %bb.0:
; NOZBS32-NEXT: lui a1, 1048575
; NOZBS32-NEXT: orn a0, a0, a1
; NOZBS32-NEXT: ret
;
; NOZBS64-LABEL: orlow12:
; NOZBS64: # %bb.0:
; NOZBS64-NEXT: lui a1, 1048575
; NOZBS64-NEXT: orn a0, a0, a1
; NOZBS64-NEXT: ret
;
; ZBS-LABEL: orlow12:
; ZBS: # %bb.0:
; ZBS-NEXT: ori a0, a0, 2047
; ZBS-NEXT: bseti a0, a0, 11
; ZBS-NEXT: ret
%or = or i32 %x, 4095
ret i32 %or
}
define i32 @xorlow12(i32 %x) {
; NOZBS32-LABEL: xorlow12:
; NOZBS32: # %bb.0:
; NOZBS32-NEXT: lui a1, 1048575
; NOZBS32-NEXT: xnor a0, a0, a1
; NOZBS32-NEXT: ret
;
; NOZBS64-LABEL: xorlow12:
; NOZBS64: # %bb.0:
; NOZBS64-NEXT: lui a1, 1048575
; NOZBS64-NEXT: xnor a0, a0, a1
; NOZBS64-NEXT: ret
;
; ZBS-LABEL: xorlow12:
; ZBS: # %bb.0:
; ZBS-NEXT: xori a0, a0, 2047
; ZBS-NEXT: binvi a0, a0, 11
; ZBS-NEXT: ret
%xor = xor i32 %x, 4095
ret i32 %xor
}
define i64 @andimm64(i64 %x) {
; RV32-LABEL: andimm64:
; RV32: # %bb.0:
; RV32-NEXT: lui a1, 4080
; RV32-NEXT: andn a0, a0, a1
; RV32-NEXT: li a1, 0
; RV32-NEXT: ret
;
; RV64-LABEL: andimm64:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 983295
; RV64-NEXT: slli a1, a1, 4
; RV64-NEXT: andn a0, a0, a1
; RV64-NEXT: ret
%and = and i64 %x, 4278255615
ret i64 %and
}
define i64 @orimm64srli(i64 %x) {
; RV32-LABEL: orimm64srli:
; RV32: # %bb.0:
; RV32-NEXT: lui a2, 1040384
; RV32-NEXT: orn a0, a0, a2
; RV32-NEXT: lui a2, 917504
; RV32-NEXT: or a1, a1, a2
; RV32-NEXT: ret
;
; RV64-LABEL: orimm64srli:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 983040
; RV64-NEXT: srli a1, a1, 3
; RV64-NEXT: orn a0, a0, a1
; RV64-NEXT: ret
%or = or i64 %x, -2305843009180139521
ret i64 %or
}
define i64 @andnofff(i64 %x) {
; RV32-LABEL: andnofff:
; RV32: # %bb.0:
; RV32-NEXT: lui a2, 1044480
; RV32-NEXT: and a1, a1, a2
; RV32-NEXT: andi a0, a0, 255
; RV32-NEXT: ret
;
; RV64-LABEL: andnofff:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 1048560
; RV64-NEXT: srli a1, a1, 8
; RV64-NEXT: andn a0, a0, a1
; RV64-NEXT: ret
%and = and i64 %x, -72057594037927681
ret i64 %and
}
define i64 @ornofff(i64 %x) {
; NOZBS32-LABEL: ornofff:
; NOZBS32: # %bb.0:
; NOZBS32-NEXT: lui a2, 524288
; NOZBS32-NEXT: or a1, a1, a2
; NOZBS32-NEXT: ori a0, a0, 2047
; NOZBS32-NEXT: ret
;
; NOZBS64-LABEL: ornofff:
; NOZBS64: # %bb.0:
; NOZBS64-NEXT: lui a1, 1048575
; NOZBS64-NEXT: srli a1, a1, 1
; NOZBS64-NEXT: orn a0, a0, a1
; NOZBS64-NEXT: ret
;
; ZBS32-LABEL: ornofff:
; ZBS32: # %bb.0:
; ZBS32-NEXT: ori a0, a0, 2047
; ZBS32-NEXT: bseti a1, a1, 31
; ZBS32-NEXT: ret
;
; ZBS64-LABEL: ornofff:
; ZBS64: # %bb.0:
; ZBS64-NEXT: ori a0, a0, 2047
; ZBS64-NEXT: bseti a0, a0, 63
; ZBS64-NEXT: ret
%or = or i64 %x, -9223372036854773761
ret i64 %or
}
define i64 @xornofff(i64 %x) {
; RV32-LABEL: xornofff:
; RV32: # %bb.0:
; RV32-NEXT: lui a2, 983040
; RV32-NEXT: xor a1, a1, a2
; RV32-NEXT: xori a0, a0, 255
; RV32-NEXT: ret
;
; RV64-LABEL: xornofff:
; RV64: # %bb.0:
; RV64-NEXT: lui a1, 1048575
; RV64-NEXT: srli a1, a1, 4
; RV64-NEXT: xnor a0, a0, a1
; RV64-NEXT: ret
%xor = xor i64 %x, -1152921504606846721
ret i64 %xor
}
|
