1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
|
;RUN: llc < %s -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=+neon | FileCheck %s
declare <1 x i64> @llvm.arm.neon.vqneg.v1i64(<1 x i64>)
declare <1 x i64> @llvm.arm.neon.vqabs.v1i64(<1 x i64>)
declare <1 x i64> @llvm.arm.neon.vabs.v1i64(<1 x i64>)
declare <1 x i64> @llvm.aarch64.neon.usqadd.v1i64(<1 x i64>, <1 x i64>)
declare <1 x i64> @llvm.aarch64.neon.suqadd.v1i64(<1 x i64>, <1 x i64>)
define <1 x i64> @test_vuqadd_s64(<1 x i64> %a, <1 x i64> %b) {
entry:
; CHECK: test_vuqadd_s64
%vuqadd2.i = tail call <1 x i64> @llvm.aarch64.neon.suqadd.v1i64(<1 x i64> %a, <1 x i64> %b)
; CHECK: suqadd d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %vuqadd2.i
}
define <1 x i64> @test_vsqadd_u64(<1 x i64> %a, <1 x i64> %b) {
entry:
; CHECK: test_vsqadd_u64
%vsqadd2.i = tail call <1 x i64> @llvm.aarch64.neon.usqadd.v1i64(<1 x i64> %a, <1 x i64> %b)
; CHECK: usqadd d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %vsqadd2.i
}
define <1 x i64> @test_vabs_s64(<1 x i64> %a) {
; CHECK: test_vabs_s64
entry:
%vabs1.i = tail call <1 x i64> @llvm.arm.neon.vabs.v1i64(<1 x i64> %a)
; CHECK: abs d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %vabs1.i
}
define <1 x i64> @test_vqabs_s64(<1 x i64> %a) {
; CHECK: test_vqabs_s64
entry:
%vqabs1.i = tail call <1 x i64> @llvm.arm.neon.vqabs.v1i64(<1 x i64> %a)
; CHECK: sqabs d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %vqabs1.i
}
define <1 x i64> @test_vqneg_s64(<1 x i64> %a) {
; CHECK: test_vqneg_s64
entry:
%vqneg1.i = tail call <1 x i64> @llvm.arm.neon.vqneg.v1i64(<1 x i64> %a)
; CHECK: sqneg d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %vqneg1.i
}
define <1 x i64> @test_vneg_s64(<1 x i64> %a) {
; CHECK: test_vneg_s64
entry:
%sub.i = sub <1 x i64> zeroinitializer, %a
; CHECK: neg d{{[0-9]+}}, d{{[0-9]+}}
ret <1 x i64> %sub.i
}
|
