1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
|
/*
* Copyright (C) 2020 Linux Studio Plugins Project <https://lsp-plug.in/>
* (C) 2020 Vladimir Sadovnikov <sadko4u@gmail.com>
*
* This file is part of lsp-dsp-lib
* Created on: 31 мар. 2020 г.
*
* lsp-dsp-lib is free software: you can redistribute it and/or modify
* it under the terms of the GNU Lesser General Public License as published by
* the Free Software Foundation, either version 3 of the License, or
* any later version.
*
* lsp-dsp-lib is distributed in the hope that it will be useful,
* but WITHOUT ANY WARRANTY; without even the implied warranty of
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
* GNU Lesser General Public License for more details.
*
* You should have received a copy of the GNU Lesser General Public License
* along with lsp-dsp-lib. If not, see <https://www.gnu.org/licenses/>.
*/
#ifndef PRIVATE_DSP_ARCH_ARM_NEON_D32_SEARCH_IMINMAX_H_
#define PRIVATE_DSP_ARCH_ARM_NEON_D32_SEARCH_IMINMAX_H_
#ifndef PRIVATE_DSP_ARCH_ARM_NEON_D32_IMPL
#error "This header should not be included directly"
#endif /* PRIVATE_DSP_ARCH_ARM_NEON_D32_IMPL */
namespace lsp
{
namespace neon_d32
{
IF_ARCH_ARM(
static uint32_t indexes[] __lsp_aligned16 =
{
0, 1, 2, 3, 4, 5, 6, 7,
8, 8, 8, 8, 8, 8, 8, 8,
4, 4, 4, 4,
1, 1, 1, 1
};
);
/*
* Register allocation:
* q0 imin0
* q1 imin1
* q2 vmin0
* q3 vmin1
* q8 cind0
* q9 cind1
* q10 cval0
* q11 cval1
* q12 xcmp0
* q13 xcmp1
* q14 step0
* q15 step1
*/
#define IDX_COND_SEARCH(kmin) \
__ASM_EMIT("veor q0, q0") /* q0 = imin0 */ \
__ASM_EMIT("cmp %[count], #1") \
__ASM_EMIT("blo 6f") \
/* 8x blocks */ \
__ASM_EMIT("vldm %[IDXS]!, {q8-q9}") /* q8 = cind0, q9 = cind1 */ \
__ASM_EMIT("vld1.32 {d4[], d5[]}, [%[src]]") /* q2 = vmin0 */ \
__ASM_EMIT("subs %[count], #8") \
__ASM_EMIT("vldm %[IDXS]!, {q14-q15}") /* q14 = step0, q15 = step1 */ \
__ASM_EMIT("blo 2f") \
__ASM_EMIT("vmov q1, q0") /* q1 = imin1 */ \
__ASM_EMIT("vmov q3, q2") /* q3 = vmin1 */ \
__ASM_EMIT("1:") \
__ASM_EMIT("vldm %[src]!, {q10-q11}") /* q10 = cval0, q11 = cval1 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT(kmin " q13, q3, q11") \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q1, q9, q13") \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q3, q11, q13") \
__ASM_EMIT("vadd.u32 q8, q14") /* inew0 += 8 */ \
__ASM_EMIT("vadd.u32 q9, q15") /* inew1 += 8 */ \
__ASM_EMIT("subs %[count], #8") /* count -= 8 */ \
__ASM_EMIT("bhs 1b") \
/* 8 -> 4 reduce */ \
__ASM_EMIT(kmin " q12, q2, q3") \
__ASM_EMIT("vbif q0, q1, q12") \
__ASM_EMIT("vbif q2, q3, q12") \
/* 4x block */ \
__ASM_EMIT("2:") \
__ASM_EMIT("vldm %[IDXS]!, {q14-q15}") /* q14 = incr = 4, q15 = incr = 1 */ \
__ASM_EMIT("adds %[count], #4") \
__ASM_EMIT("blt 4f") \
__ASM_EMIT("vldm %[src]!, {q10}") /* q10 = samp0 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vadd.u32 q8, q14") /* inew0 += 4 */ \
__ASM_EMIT("sub %[count], #4") /* count -= 4 */ \
__ASM_EMIT("4:") \
/* reduce 4->1, step 1 */ \
__ASM_EMIT("vext.32 q10, q2, q2, #3") \
__ASM_EMIT("vext.32 q11, q0, q0, #3") \
__ASM_EMIT(kmin " q12, q2, q10") \
__ASM_EMIT("vbif q2, q10, q12") \
__ASM_EMIT("vbif q0, q11, q12") \
/* 4x post-process, step 2 */ \
__ASM_EMIT("vext.32 q10, q2, q2, #2") \
__ASM_EMIT("vext.32 q11, q0, q0, #2") \
__ASM_EMIT(kmin " q12, q2, q10") \
__ASM_EMIT("vbif q2, q10, q12") \
__ASM_EMIT("vbif q0, q11, q12") \
/* 1x block */ \
__ASM_EMIT("adds %[count], #3") \
__ASM_EMIT("blt 6f") \
__ASM_EMIT("5:") \
__ASM_EMIT("vld1.32 {d20[], d21[]}, [%[src]]!") /* q10 = samp0 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vadd.u32 q8, q15") /* inew1 += 1 */ \
__ASM_EMIT("subs %[count], #1") /* count-- */ \
__ASM_EMIT("bge 5b") \
__ASM_EMIT("6:") \
/* end */ \
__ASM_EMIT("vmov.32 %[res], d0[0]")
size_t min_index(const float *src, size_t count)
{
uint32_t res = 0;
IF_ARCH_ARM(uint32_t *pindexes = indexes);
ARCH_ARM_ASM(
IDX_COND_SEARCH("vcle.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes),
[res] "+r" (res)
:
: "cc", "memory",
"q1", "q2", "q3",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
return res;
}
size_t max_index(const float *src, size_t count)
{
uint32_t res = 0;
IF_ARCH_ARM(uint32_t *pindexes = indexes);
ARCH_ARM_ASM(
IDX_COND_SEARCH("vcge.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes),
[res] "+r" (res)
:
: "cc", "memory",
"q1", "q2", "q3",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
return res;
}
size_t abs_min_index(const float *src, size_t count)
{
uint32_t res = 0;
IF_ARCH_ARM(uint32_t *pindexes = indexes;);
ARCH_ARM_ASM(
IDX_COND_SEARCH("vacle.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes),
[res] "+r" (res)
:
: "cc", "memory",
"q1", "q2", "q3",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
return res;
}
size_t abs_max_index(const float *src, size_t count)
{
uint32_t res = 0;
IF_ARCH_ARM(uint32_t *pindexes = indexes;);
ARCH_ARM_ASM(
IDX_COND_SEARCH("vacge.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes),
[res] "+r" (res)
:
: "cc", "memory",
"q1", "q2", "q3",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
return res;
}
#undef IDX_COND_SEARCH
/*
* Register allocation:
* q0 imin0
* q1 imin1
* q2 vmin0
* q3 vmin1
* q4 imax0
* q5 imax1
* q6 vmax0
* q7 vmax1
* q8 cind0
* q9 cind1
* q10 cval0
* q11 cval1
* q12 xcmp0
* q13 xcmp1
* q14 step0
* q15 step1
*/
#define MINMAX_COND_SEARCH(kmin, kmax) \
__ASM_EMIT("veor q0, q0") /* q0 = imin0 */ \
__ASM_EMIT("veor q4, q4") /* q4 = imax0 */ \
__ASM_EMIT("cmp %[count], #1") \
__ASM_EMIT("blo 6f") \
/* 8x blocks */ \
__ASM_EMIT("vldm %[IDXS]!, {q8-q9}") /* q8 = cind0, q9 = cind1 */ \
__ASM_EMIT("vld1.32 {d4[], d5[]}, [%[src]]") /* q2 = vmin0 */ \
__ASM_EMIT("vmov q6, q2") /* q6 = vmax */ \
__ASM_EMIT("subs %[count], #8") \
__ASM_EMIT("vldm %[IDXS]!, {q14-q15}") /* q14 = step0, q15 = step1 */ \
__ASM_EMIT("blo 2f") \
__ASM_EMIT("vmov q1, q0") /* q1 = imin1 */ \
__ASM_EMIT("vmov q3, q2") /* q3 = vmin1 */ \
__ASM_EMIT("vmov q5, q4") /* q5 = imax1 */ \
__ASM_EMIT("vmov q7, q6") /* q7 = vmax1 */ \
__ASM_EMIT("1:") \
__ASM_EMIT("vldm %[src]!, {q10-q11}") /* q10 = cval0, q11 = cval1 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT(kmin " q13, q3, q11") \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q1, q9, q13") \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q3, q11, q13") \
__ASM_EMIT(kmax " q12, q6, q10") /* q12 = vmax0 >= samp0 */ \
__ASM_EMIT(kmax " q13, q7, q11") \
__ASM_EMIT("vbif q4, q8, q12") /* q2 = imax0 & (vmax0 >= samp0) | q12 = inew0 & (vmax0 < samp0) */ \
__ASM_EMIT("vbif q5, q9, q13") \
__ASM_EMIT("vbif q6, q10, q12") /* q8 = vmax0 & (vmax0 >= samp0) | samp0 & (vmax0 < samp0) */ \
__ASM_EMIT("vbif q7, q11, q13") \
__ASM_EMIT("vadd.u32 q8, q14") /* inew0 += 8 */ \
__ASM_EMIT("vadd.u32 q9, q15") /* inew1 += 8 */ \
__ASM_EMIT("subs %[count], #8") /* count -= 8 */ \
__ASM_EMIT("bhs 1b") \
/* 8 -> 4 reduce */ \
__ASM_EMIT(kmin " q12, q2, q3") \
__ASM_EMIT(kmax " q13, q6, q7") \
__ASM_EMIT("vbif q0, q1, q12") \
__ASM_EMIT("vbif q4, q5, q13") \
__ASM_EMIT("vbif q2, q3, q12") \
__ASM_EMIT("vbif q6, q7, q13") \
/* 4x block */ \
__ASM_EMIT("2:") \
__ASM_EMIT("vldm %[IDXS]!, {q14-q15}") /* q14 = incr = 4, q15 = incr = 1 */ \
__ASM_EMIT("adds %[count], #4") \
__ASM_EMIT("blt 4f") \
__ASM_EMIT("vldm %[src]!, {q10}") /* q10 = samp0 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT(kmax " q13, q6, q10") /* q13 = vmax0 >= samp0 */ \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q4, q8, q13") /* q2 = imax0 & (vmax0 >= samp0) | q12 = inew0 & (vmax0 < samp0) */ \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q6, q10, q13") /* q8 = vmax0 & (vmax0 >= samp0) | samp0 & (vmax0 < samp0) */ \
__ASM_EMIT("vadd.u32 q8, q14") /* inew0 += 4 */ \
__ASM_EMIT("sub %[count], #4") /* count -= 4 */ \
__ASM_EMIT("4:") \
/* reduce 4->1, step 1 */ \
__ASM_EMIT("vext.32 q10, q2, q2, #3") \
__ASM_EMIT("vext.32 q11, q0, q0, #3") \
__ASM_EMIT(kmin " q12, q2, q10") \
__ASM_EMIT("vbif q2, q10, q12") \
__ASM_EMIT("vbif q0, q11, q12") \
__ASM_EMIT("vext.32 q10, q6, q6, #3") \
__ASM_EMIT("vext.32 q11, q4, q4, #3") \
__ASM_EMIT(kmax " q12, q6, q10") \
__ASM_EMIT("vbif q6, q10, q12") \
__ASM_EMIT("vbif q4, q11, q12") \
/* 4x post-process, step 2 */ \
__ASM_EMIT("vext.32 q10, q2, q2, #2") \
__ASM_EMIT("vext.32 q11, q0, q0, #2") \
__ASM_EMIT(kmin " q12, q2, q10") \
__ASM_EMIT("vbif q2, q10, q12") \
__ASM_EMIT("vbif q0, q11, q12") \
__ASM_EMIT("vext.32 q10, q6, q6, #2") \
__ASM_EMIT("vext.32 q11, q4, q4, #2") \
__ASM_EMIT(kmax " q12, q6, q10") \
__ASM_EMIT("vbif q6, q10, q12") \
__ASM_EMIT("vbif q4, q11, q12") \
/* 1x block */ \
__ASM_EMIT("adds %[count], #3") \
__ASM_EMIT("blt 6f") \
__ASM_EMIT("5:") \
__ASM_EMIT("vld1.32 {d20[], d21[]}, [%[src]]!") /* q10 = samp0 */ \
__ASM_EMIT(kmin " q12, q2, q10") /* q12 = (vmin0 <= samp0) */ \
__ASM_EMIT(kmax " q13, q6, q10") /* q13 = vmax0 >= samp0 */ \
__ASM_EMIT("vbif q0, q8, q12") /* q0 = imin0 & (vmin0 <= samp0) | inew0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q4, q8, q13") /* q2 = imax0 & (vmax0 >= samp0) | q12 = inew0 & (vmax0 < samp0) */ \
__ASM_EMIT("vbif q2, q10, q12") /* q6 = vmin0 & (vmin0 <= samp0) | samp0 & (vmin0 > samp0) */ \
__ASM_EMIT("vbif q6, q10, q13") /* q8 = vmax0 & (vmax0 >= samp0) | samp0 & (vmax0 < samp0) */ \
__ASM_EMIT("vadd.u32 q8, q15") /* inew1 += 1 */ \
__ASM_EMIT("subs %[count], #1") /* count-- */ \
__ASM_EMIT("bge 5b") \
__ASM_EMIT("6:") \
/* end */ \
__ASM_EMIT("vst1.32 {d0[0]}, [%[min]]") \
__ASM_EMIT("vst1.32 {d8[0]}, [%[max]]")
void minmax_index(const float *src, size_t count, size_t *min, size_t *max)
{
IF_ARCH_ARM(uint32_t *pindexes = indexes);
ARCH_ARM_ASM(
MINMAX_COND_SEARCH("vcle.f32", "vcge.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes)
: [min] "r" (min), [max] "r" (max)
: "cc", "memory",
"q0", "q1", "q2", "q3" , "q4", "q5", "q6", "q7",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
}
void abs_minmax_index(const float *src, size_t count, size_t *min, size_t *max)
{
IF_ARCH_ARM(uint32_t *pindexes = indexes);
ARCH_ARM_ASM(
MINMAX_COND_SEARCH("vacle.f32", "vacge.f32")
: [src] "+r" (src), [count] "+r" (count),
[IDXS] "+r" (pindexes)
: [min] "r" (min), [max] "r" (max)
: "cc", "memory",
"q0", "q1", "q2", "q3" , "q4", "q5", "q6", "q7",
"q8", "q9", "q10", "q11", "q12", "q13", "q14", "q15"
);
}
#undef MINMAX_COND_SEARCH
}
}
#endif /* PRIVATE_DSP_ARCH_ARM_NEON_D32_SEARCH_IMINMAX_H_ */
|
