1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
|
import Out.Sail.Sail
import Out.Sail.BitVec
open PreSail
set_option maxHeartbeats 1_000_000_000
set_option maxRecDepth 1_000_000
set_option linter.unusedVariables false
set_option match.ignoreUnusedAlts true
open Sail
abbrev bits k_n := (BitVec k_n)
/-- Type quantifiers: k_a : Type -/
inductive option (k_a : Type) where
| Some (_ : k_a)
| None (_ : Unit)
deriving Inhabited, BEq, Repr
abbrev cr_type := (BitVec 8)
inductive Register : Type where
| R
deriving DecidableEq, Hashable, Repr
open Register
abbrev RegisterType : Register → Type
| .R => (BitVec 8)
instance : Inhabited (RegisterRef RegisterType (BitVec 8)) where
default := .Reg R
abbrev exception := Unit
abbrev SailM := PreSailM RegisterType trivialChoiceSource exception
XXXXXXXXX
import Out.Sail.Sail
import Out.Sail.BitVec
import Out.Sail.IntRange
import Out.Defs
import Out.Specialization
import Out.FakeReal
set_option maxHeartbeats 1_000_000_000
set_option maxRecDepth 1_000_000
set_option linter.unusedVariables false
set_option match.ignoreUnusedAlts true
open Sail
namespace Out.Functions
open option
open Register
/-- Type quantifiers: k_ex709# : Bool, k_ex708# : Bool -/
def neq_bool (x : Bool) (y : Bool) : Bool :=
(! (x == y))
/-- Type quantifiers: x : Int -/
def __id (x : Int) : Int :=
x
/-- Type quantifiers: n : Int, m : Int -/
def _shl_int_general (m : Int) (n : Int) : Int :=
bif (n ≥b 0)
then (Int.shiftl m n)
else (Int.shiftr m (Neg.neg n))
/-- Type quantifiers: n : Int, m : Int -/
def _shr_int_general (m : Int) (n : Int) : Int :=
bif (n ≥b 0)
then (Int.shiftr m n)
else (Int.shiftl m (Neg.neg n))
/-- Type quantifiers: m : Int, n : Int -/
def fdiv_int (n : Int) (m : Int) : Int :=
bif ((n <b 0) && (m >b 0))
then ((Int.tdiv (n +i 1) m) -i 1)
else
(bif ((n >b 0) && (m <b 0))
then ((Int.tdiv (n -i 1) m) -i 1)
else (Int.tdiv n m))
/-- Type quantifiers: m : Int, n : Int -/
def fmod_int (n : Int) (m : Int) : Int :=
(n -i (m *i (fdiv_int n m)))
/-- Type quantifiers: len : Nat, k_v : Nat, len ≥ 0 ∧ k_v ≥ 0 -/
def sail_mask (len : Nat) (v : (BitVec k_v)) : (BitVec len) :=
bif (len ≤b (Sail.BitVec.length v))
then (Sail.BitVec.truncate v len)
else (Sail.BitVec.zeroExtend v len)
/-- Type quantifiers: n : Nat, n ≥ 0 -/
def sail_ones (n : Nat) : (BitVec n) :=
(Complement.complement (BitVec.zero n))
/-- Type quantifiers: l : Int, i : Int, n : Nat, n ≥ 0 -/
def slice_mask {n : _} (i : Int) (l : Int) : (BitVec n) :=
bif (l ≥b n)
then ((sail_ones n) <<< i)
else
(let one : (BitVec n) := (sail_mask n (0b1 : (BitVec 1)))
(((one <<< l) - one) <<< i))
/-- Type quantifiers: n : Nat, n > 0 -/
def to_bytes_le {n : _} (b : (BitVec (8 * n))) : (Vector (BitVec 8) n) := Id.run do
let res := (vectorInit (BitVec.zero 8))
let loop_i_lower := 0
let loop_i_upper := (n -i 1)
let mut loop_vars := res
for i in [loop_i_lower:loop_i_upper:1]i do
let res := loop_vars
loop_vars := (vectorUpdate res i (Sail.BitVec.extractLsb b ((8 *i i) +i 7) (8 *i i)))
(pure loop_vars)
/-- Type quantifiers: n : Nat, n > 0 -/
def from_bytes_le {n : _} (v : (Vector (BitVec 8) n)) : (BitVec (8 * n)) := Id.run do
let res := (BitVec.zero (8 *i n))
let loop_i_lower := 0
let loop_i_upper := (n -i 1)
let mut loop_vars := res
for i in [loop_i_lower:loop_i_upper:1]i do
let res := loop_vars
loop_vars := (Sail.BitVec.updateSubrange res ((8 *i i) +i 7) (8 *i i) (GetElem?.getElem! v i))
(pure loop_vars)
/-- Type quantifiers: k_a : Type -/
def is_none (opt : (Option k_a)) : Bool :=
match opt with
| .some _ => false
| none => true
/-- Type quantifiers: k_a : Type -/
def is_some (opt : (Option k_a)) : Bool :=
match opt with
| .some _ => true
| none => false
/-- Type quantifiers: k_n : Int -/
def concat_str_bits (str : String) (x : (BitVec k_n)) : String :=
(HAppend.hAppend str (BitVec.toFormatted x))
/-- Type quantifiers: x : Int -/
def concat_str_dec (str : String) (x : Int) : String :=
(HAppend.hAppend str (Int.repr x))
def undefined_cr_type (_ : Unit) : SailM (BitVec 8) := do
(undefined_bitvector 8)
def Mk_cr_type (v : (BitVec 8)) : (BitVec 8) :=
v
def _get_cr_type_bits (v : (BitVec 8)) : (BitVec 8) :=
(Sail.BitVec.extractLsb v (8 -i 1) 0)
def _update_cr_type_bits (v : (BitVec 8)) (x : (BitVec 8)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v (8 -i 1) 0 x)
def _set_cr_type_bits (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 8)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_bits r v)
def _get_cr_type_CR0 (v : (BitVec 8)) : (BitVec 4) :=
(Sail.BitVec.extractLsb v 7 4)
def _update_cr_type_CR0 (v : (BitVec 8)) (x : (BitVec 4)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v 7 4 x)
def _set_cr_type_CR0 (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 4)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_CR0 r v)
def _get_cr_type_CR1 (v : (BitVec 8)) : (BitVec 2) :=
(Sail.BitVec.extractLsb v 3 2)
def _update_cr_type_CR1 (v : (BitVec 8)) (x : (BitVec 2)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v 3 2 x)
def _set_cr_type_CR1 (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 2)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_CR1 r v)
def _get_cr_type_CR3 (v : (BitVec 8)) : (BitVec 2) :=
(Sail.BitVec.extractLsb v 1 0)
def _update_cr_type_CR3 (v : (BitVec 8)) (x : (BitVec 2)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v 1 0 x)
def _set_cr_type_CR3 (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 2)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_CR3 r v)
def _get_cr_type_GT (v : (BitVec 8)) : (BitVec 1) :=
(Sail.BitVec.extractLsb v 6 6)
def _update_cr_type_GT (v : (BitVec 8)) (x : (BitVec 1)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v 6 6 x)
def _set_cr_type_GT (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 1)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_GT r v)
def _get_cr_type_LT (v : (BitVec 8)) : (BitVec 1) :=
(Sail.BitVec.extractLsb v 7 7)
def _update_cr_type_LT (v : (BitVec 8)) (x : (BitVec 1)) : (BitVec 8) :=
(Sail.BitVec.updateSubrange v 7 7 x)
def _set_cr_type_LT (r_ref : (RegisterRef (BitVec 8))) (v : (BitVec 1)) : SailM Unit := do
let r ← do (reg_deref r_ref)
writeRegRef r_ref (_update_cr_type_LT r v)
def initialize_registers (_ : Unit) : SailM Unit := do
writeReg R (← (undefined_cr_type ()))
def sail_model_init (x_0 : Unit) : SailM Unit := do
(initialize_registers ())
end Out.Functions
|
