package info (click to toggle)
uhd 4.9.0.0%2Bds1-1
  • links: PTS, VCS
  • area: main
  • in suites: forky, sid
  • size: 184,180 kB
  • sloc: cpp: 262,887; python: 112,011; ansic: 102,670; vhdl: 57,031; tcl: 19,924; xml: 8,581; makefile: 3,028; sh: 2,812; pascal: 230; javascript: 120; csh: 94; asm: 20; perl: 11

Folder: io_port2

d .. (parent)
- - rw-r--r-- 15,287,595 LvFpga_Chinch_Interface.ngc
- - rw-r--r-- 3,895 LvFpga_Chinch_Interface.v
- - rw-r--r-- 1,547 LvFpga_Chinch_Interface.vh
- - rw-r--r-- 491 Makefile.srcs
- - rw-r--r-- 4,913 create-lvbitx.py
- - rw-r--r-- 1,531 ioport2_msg_codec.v
- - rw-r--r-- 7,223 pcie_axi_wb_conv.v
- - rw-r--r-- 4,426 pcie_basic_regs.v
- - rw-r--r-- 6,549 pcie_dma_ctrl.v
- - rw-r--r-- 2,622 pcie_dma_ctrl_tb.v
- - rw-r--r-- 5,326 pcie_iop2_msg_arbiter.v
- - rw-r--r-- 3,819 pcie_iop2_msg_arbiter_tb.v
- - rw-r--r-- 613 pcie_lossy_samp_gate.v
- - rw-r--r-- 1,239 pcie_pkt_route_specifier.v
- - rw-r--r-- 5,306 pcie_wb_reg_core.v
- - rw-r--r-- 9,702 pcie_wb_reg_core_tb.v