1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
|
module autoinst_bits_lba_gi
// ==xxxxxxx==
// xxxxxxxxx 1997-1998, xxxxx xxx.
// xxx xxxxxx xxxxxxxx
// ****************************************************************** /
// ****************************************************************** /
// xxxxx, xxxxxxxxxxxx
// xxxxxxx: xxx-4080
// xxxxxx: xxx xxxxxxx
// xxxxx: xxxxxxx 16, 1998
// ******************************************************************* /
// ******************************************************************* /
// xxxx xxxx: xxx_xx.x
// xxxxxxxx xxxxxxx:
// $xxx: xxx_xx.x,x $
// xxxxxxxx 1.3 1998/03/06 00:27:00 xxx
// -- xxxxx xxxxxxx xx xx.xxxx xxx xxxxxxxx xxxxxxx.
// -- xxxx xxxxxxxxxxxxx xx xx xxxxxxxxxxx xx xx.x xxx xx.x xx xxxxxxx xxx xxxxxxxxxxx.
// -- xxxx xxxxx xxx xxxxxxxxxxxxx xxx1'x (xxxxxxx xx xxxxx) xx xx.x xxx xxxx xxxxxx
// xxxxxxxxxx.
// -- xxxxx xxxxxxxxxx xxxxxxxx xx xxx xx xxxxxxxxxxx xxx xxxx xxxxxx xxxxxxxxxxxx xxxx.
// -- xx xxx xxxxxxxxx xxx xxxxxx xx xx xx xxx xxxxx xxxxx xx xxxx xxxxxxxx xx xxxx.
// -- xx xx xxxx xxxxxxx xxx xxx xxxx xxxxxx xxxxxx (xxx xxx xxxx) xxx xxx xxxx/xxxx
// xxxxxxxxxx xxxx xxxxxxx.
//
// xxxxxxxx 1.2 1998/03/04 18:58:55 xxx
// xxxxx xxxxxxxxx xxx-xx xxxxxxx xxxxxxx xx xxxx xxxxx.
//
// xxxxxxxx 1.1 1998/02/23 19:31:52 xxx
// xxxxx xxxxx xxxxxx xxx xxxx xxxxx xxxxx xxxxxxxxxx.
//
// ---------------------------------------------------------------
//
// xxxxxxx xxx xxxxxxxxx xxx xxxxx xxx xxxxxxx xxx
//
// xxxx xxxxxx xxxxx xxx xxxxx xxxxxx xxxxxxx/xxxx xxx xxxx
// xx.x xxx xx xx xxxxxxxxx xxxx xxxx.x xxxxxx xx
// xxxx xxx xxxxxxx xx xxx. xx xxxx xxxxates the
// bidir Foo Bus into a chip input for use by li.v
//
// This module also isolates for input to lbsm.v, and drives
// (if so indicated by lbsm.v) the bidir Fooileo Cmd bus.
//
//
(
CLK,
WWADoe,
WWCoe,
WWCmdIfOE,
WWADHold,
iWWADO,
WWCmdI,
WWADI,
WWADB,
WWCmdB
);
/////////////////////////////////////////////////////////////////////
// inputs
input CLK; // LBA clk
// inputs from lbsm.v
input WWADoe; // FooBus Addr/Data OE
input WWCoe; // FooBus Cmd OE
input [8:0] WWCmdIfOE; // FooBus Cmd if enabled
input WWADHold; // FooBus Addr hold
// inputs from li.v
input [31:0] iWWADO; // FooBus Address/Data out next cycle
/////////////////////////////////////////////////////////////////////
// outputs
// outputs to lbsm.v
output [8:0] WWCmdI; // FooBus Command in
// outputs to li.v
output [31:0] WWADI; // FooBus Address/Data in
/////////////////////////////////////////////////////////////////////
// bidirs
// bidirs to/from off-chip
inout [31:0] WWADB; // bidir FooBus addr/data
inout [8:0] WWCmdB; // bidir FooBus command
/////////////////////////////////////////////////////////////////////
// reg's for outputs (some flops, some not)
/////////////////////////////////////////////////////////////////////
// other flops
reg [31:0] WWADIfOE; // FooBus Addr/Data Out if enabled
endmodule
// Local Variables:
// eval:(if (fboundp `verilog-enable-indentation) (verilog-enable-indentation))
// End:
|
