package info (click to toggle)
uhd 4.8.0.0%2Bds1-2
  • links: PTS, VCS
  • area: main
  • in suites: trixie
  • size: 183,172 kB
  • sloc: cpp: 279,415; python: 109,850; ansic: 103,348; vhdl: 57,230; tcl: 20,007; xml: 8,581; makefile: 2,863; sh: 2,797; pascal: 230; javascript: 120; csh: 94; asm: 20; perl: 11

Folder: verilog

d .. (parent)
- - rw-r--r-- 16,421 CRC32_D64.v
- - rw-r--r-- 4,270 CRC32_D8.v
- - rw-r--r-- 4,478 defines.v
- - rw-r--r-- 8,812 fault_sm.v
- - rw-r--r-- 6,150 generic_fifo.v
- - rw-r--r-- 7,446 generic_fifo_ctrl.v
- - rw-r--r-- 5,086 generic_mem_medium.v
- - rw-r--r-- 5,023 generic_mem_small.v
- - rw-r--r-- 4,467 generic_mem_xilinx_block.v
- - rw-r--r-- 3,287 meta_sync.v
- - rw-r--r-- 3,629 meta_sync_single.v
- - rw-r--r-- 6,999 rx_checker.v
- - rw-r--r-- 3,850 rx_data_fifo.v
- - rw-r--r-- 6,695 rx_dequeue.v
- - rw-r--r-- 23,003 rx_enqueue.v
- - rw-r--r-- 3,711 rx_hold_fifo.v
- - rw-r--r-- 3,397 sync_clk_core.v
- - rw-r--r-- 5,718 sync_clk_wb.v
- - rw-r--r-- 3,868 sync_clk_xgmii_tx.v
- - rw-r--r-- 21 timescale.v
- - rw-r--r-- 3,725 tx_checker.v
- - rw-r--r-- 3,954 tx_data_fifo.v
- - rw-r--r-- 28,691 tx_dequeue.v
- - rw-r--r-- 5,541 tx_enqueue.v
- - rw-r--r-- 3,906 tx_hold_fifo.v
- - rw-r--r-- 3,172 utils.v
- - rw-r--r-- 24,667 wishbone_if.v
- - rw-r--r-- 19,680 xge_mac.v
- - rw-r--r-- 12,425 xge_mac_wb.v